Multi-Chip-Gehäusetechnik für 16 Chips
Samsung stellt eine Multi-Chip-Packaging-(MCP-)Technik für Bauelemente aus 16 einzelnen Halbleiter-Chips vor.
Ein Jahr nach der Präsentation eines Multi-Chip-Package (MCP) für zehn Einzel-Dice stellt Samsung nun eine Gehäuse-Technik für 16 Chips vor. Das neue Verfahren kombiniert zahlreiche Verbesserungen, damit der resultierende Die-Stapel mit einer Höhe von lediglich 1,4 Millimetern auskommt.
Zunächst werden die Wafer, die die zum Stapeln vorgesehenen Dice tragen, dünner geschliffen (Wafer Thinning), und zwar auf 30 Mikrometer – ein Fünfundzwanzigstel ihrer ursprünglichen Materialstärke (beim 10-Die-Stack waren es noch 45 Mikrometer). Aus diesen hauchzarten Scheiben lassen sich die einzelnen Chips nicht mehr mit den üblichen Wafer-Sägen schneiden, weshalb Samsung eine Laser-Schneidtechnik einsetzt.
Das nächste Problem, das Samsung auf dem Weg zum 16-Lagen-Stapel lösen musste, ist die Verbindungstechnik für die elektrischen Leitungen. Die Dice liegen zickzackförmig aufeinander und haben nur an einer Seite Anschlüsse, was die Länge der Signalpfade verkürzt. Außerdem hat Samsung die klebenden Zwischenlagen dünner gemacht, sie sollen noch rund 20 Mikrometer stark sein.
Das 16-Chip-Gehäuse soll die Fertigung eines NAND-Flash-Bausteins mit 16 GByte Gesamtkapazität aus 8-GBit-MLC-NAND-Flash-Dice möglich machen. MCP-Technik kommt auch bei DRAM zum Einsatz, allerdings sind hier Kombinationen von lediglich zwei Dice üblich (Dual-Die Package, DDP) – auch wegen der vergleichsweise hohen Wärmeentwicklung.
Der Einbau der nackten Silizium-Chips in Gehäuse ist ein wesentlicher Kostenfaktor bei der Bauelemente-Fertigung und setzt auch erhebliches Know-how voraus; in diesem Bereich gibt es auch immer wieder Patent-Streitigkeiten. (ciw)
