ISC'14: 2015 kommt Intels HPC-Interconnect Omni Scale
Auf der Supercomputer-Konferenz in Leipzig hat Intel Omni Scale angekündigt: Die Schnittstelle soll direkt in kommenden Xeon-Prozessoren und Xeon-Phi-Rechenbeschleunigern integriert sein.
(Bild: Intel)
Hohe Datentransferraten und kurze Latenzen: Das soll ein Interconnect-System für die einzelnen Knoten von Supercomputern leisten. Durch die direkte Integration von Omni Scale will Intel diesem Ideal näher rücken, dazu wurde unter anderem die Interconnect-Sparte von Cray und die InfiniBand-Sparte von Qlogic übernommen. Omni Scale soll sich von Software wie das TrueScale-Fabric von Qlogic nutzen lassen. Durch die direkte Integration in die 2015 erwarteten Xeons aus der 14-Nanometer-Fertigung – vermutlich Broadwell-EP – und die nächste (14-nm-)Version "Knights Landing" der Xeon-Phi-Rechenbeschleuniger sollen aber Latenzen sinken.
Viele Details zu Omni Scale hält Intel noch unter Verschluss und verrät nur, dass sich die Schnittstelle über "Edge Switches" verschalten lassen wird, dass es PCIe-Adapterkarten und auch optische Implementierungen geben soll. Ob dabei auch die für Mikroserver angekündigten MXC-Kabel zum Einsatz kommen, blieb offen. Eine spannende Frage wäre auch, ob man für Broadwell-EP-Xeons mit Omni Scale spezielle Mainboards benötigt; für Haswell-EP mit DDR4 wird die Fassung LGA2011-R3 erwartet, in die eigentlich dann auch Broadwell-EP passen sollte.
Knights Landing für Cori
Wenig Neues konnte Intel zu Knights Landing sagen – jedenfalls nicht viel mehr, als seit der SC13 bekannt ist: Es stecken viele Silvermont-Kerne mit je vier Threads drin und AVX512-Einheiten, die insgesamt mehr als 3 Double-Precision-TFlops liefern sollen. Bis zu 16 GByte lokaler Speicher stehen bereit, der die fünffache Datentransferrate wie das dann aktuelle DDR4-Interface der Plattform liefern soll. Die Speicher-Stacks hat Intel gemeinsam mit Micron entwickelt, wollte sich aber nicht darauf festlegen lassen, ob es sich um den Hybrid Memory Cube (HMC) handelt.
Ein erster Supercomputer mit mehr als 9300 Knights-Landing-Karten oder -Modulen ist schon angekündigt: Cray soll bis Mitte 2016 den "Cori" am National Energy Research Scientific Computing Center (NERSC) des US Department of Energy (DoE) installieren. Cori soll mehr als 10 PFlops "sustained Performance" liefern, nämlich mehr als das Zehnfache des aktuellen "Hopper" am NERSC, der Ende 2010 auf Platz 5 der Top500 stand.
Für 2016 hat auch Nvidia "Stacked Memory" und den Nvlink-Interconnect auf den dann erwarteten "Pascal"-Rechenbeschleunigern avisiert. (ciw)
