Tri-Gate-Transistoren: 3D-Bausteine künftiger Chips

Intel veröffentlichte heute in Japan weitere Einzelheiten zu dem dreidimensionalen Tri-Gate-Transistor für Chipgenerationen der Zukunft.

Nach Ansicht von Dr. Gerald Marcyk, Leiter der Intel Component Research Labs, lässt sich nur durch den Einsatz vertikal orientierter oder eben dreidimensional aufgebauter Transistoren das Mooresche Gesetz weiter einhalten: Diese Erkenntnis des Intel-Mitbegründers Gordon Moore besagt, dass sich etwa alle 18 Monate die Anzahl der Tranistoren auf industriell gefertigten Halbleiterchips verdoppelt.

Spätestens in fünf Jahren erwarten die Intel-Forscher Prozessoren mit mehr als einer Milliarde Transistoren, die nur dann preislich attraktiv herstellbar sind, wenn die Gesamtfläche des Chips nicht zu groß wird. Zurzeit bereitet die Industrie den Übergang von der 0,13-µm-Technik zu 90-Nanometer-Prozessen vor, der folgende Schritt wird die 65-Nanometer-Technik sein. Marcyk hob hervor, dass herkömmliche Planartransistoren mit nur einer Steuerelektrode (Gate) von weniger als 35 Nanometern Größe zu hohe Leistungsverluste aufweisen, um sinnvoll nutzbar zu sein.

Dreidimensionale Konstruktionen wie FinFETs oder Tri-Gate-Transistoren weisen im Sperrzustand niedrigere Leckströme und geringere Durchlasswiderstände im leitenden Zustand auf als ihre planaren, also flächigen Verwandten. Auf der ISSDM in Nagoya verriet Gerald Marcyk einige der Tricks, die zur Verbesserung der Transistoreigenschaften beitragen.

Durch den dreidimensionalen Aufbau und die drei Steuerelektroden steht dem Strom beim Fluss durch den Transistor ein größeres Leitervolumen zur Verfügung, was den Widerstand senkt. Bei vergleichbarer Gate-Größe stellen sich um rund 20 Prozent größere Steuerströme als bei Planartransistoren ein, was den Einschaltvorgang beschleunigt und so höhere Taktfrequenzen erlaubt.

Die experimentellen Transistoren wurden angeblich auf Anlagen hergestellt, die zurzeit auch zur Fertigung des aktuellen Pentium 4 auf 300-mm-Wafern zum Einsatz kommen. Die Tri-Gate-Transistoren sitzen auf einer vollständig verarmten Silicon-on-Insulator-Schicht (fully depleted SOI), was den Leckstrom im Sperrzustand senkt. Für die Gate-Isolierung verwenden die Intel-Foscher High-k-Dielektrika, die bei den dünnen Schichtstärken den Gate-Leckstrom drastisch mindern. Durch den geringen Innenwiderstand bleibt die nötige Schaltleistung vergleichsweise klein.

Ob Tri-Gate-Transistoren eines Tages wirklich die Planar-Bauformen ablösen, ist aus heutiger Sicht aber unsicher, denn auch die herkömmliche Fertigungstechnik entwickelt sich kontinuierlich weiter. x86-Desktop-Prozessoren enthalten heute zwischen 37 und 55 Millionen Transistoren. Aktuelle 64-Bit-Serverprozessoren mit großen Caches bringen es breits auf 300 Millionen Transistoren und mehr, neue Grafikchips kommen auf 107 bis 120 Millionen. Intel hat Muster von SRAM-Speicherchips in 90-nm-Technik mit 330 Millionen Transistoren vorgestellt, und natürlich enthalten DRAM-Speicherchips noch weitaus mehr Transistoren. (ciw)