Sparsamere 45-Nanometer-Transistoren
Der japanische Chiphersteller Fujitsu will den Leckstrom von CMOS-Transistoren bei der 45-Nanometer-Fertigungstechnik senken.
Mit einem nach eigenen Angaben neuen Verfahren will der japanische Chiphersteller Fujitsu bei der kommenden 45-Nanometer-Fertigungstechnik den Leckstrom von CMOS-Transistoren senken. Im Wesentlichen erzeugen die Fujitsu-Entwickler dazu flachere Source- und Drain-Regionen als üblich. Dadurch sinkt zwar der Leckstrom, andererseits würde aber auch der Durchlasswiderstand des Transistors steigen, was Fujitsu mit einem weiteren Trick umgeht: Per "Millisecond Annealing" (MSA), einer speziellen kurzzeitigen Behandlung des Transistors mit höheren Temperaturen als bisher üblich, soll der Durchlasswiderstand wieder sinken.
AuĂźerdem will Fujitsu bei der 45-Nanometer-Technik den Einsatz des Low-k-Dielektrikums Nano-Clustering Silica (NCS) mit einem k-Wert von 2,25 im Vergleich zur 65-nm-Technik ausweiten. (ciw)
