65-Nanometer-Chipfertigung soll bei Fujitsu 2006 anlaufen
Auch der japanische Konzern will bald von der 90- auf die 65-Nanometer-Fertigung umsteigen.
Auch die japanische Firma Fujitsu folgt erwartungsgemäß der ITRS-Roadmap zur Halbleiter-Strukturverkleinerung und beginnt mit dem Umstieg von der 90-Nanometer- auf die 65-nm-Fertigung. Kundenaufträge werden ab sofort angenommen, im ersten Quartal 2006 sind die ersten Tape-Outs geplant. Die Großserienfertigung dürfte dann einige Monate später anlaufen.
Fujitsu hat zwei 65-nm-Verfahren entwickelt: Den Prozess CS200 für Hochleistungs-Chips (etwa die SPARC64-Prozessoren) und den CS200A für besonders stromsparende Bauelemente (wie den Efficeon von Transmeta). Mit 11 Kupfer-Metalllagen und einer Aluminium-Lage bietet Fujitsu mehr als etwa IBM oder Intel, fertigt aber ein etwas dickeres Gate-Dielektrikum (1,9 nm p, 2,1 nm n). Das poröse Ultra-Low-k-Dielektrikum zur Isolation der Kupfer-Leiter soll eine relative Dielektrizitätszahl von k = 2,25 erreichen.
In nächster Zeit wird wohl auch NEC den 65-nm-Prozess UX7 ankündigen, TSMC hat das bereits getan, veröffentlicht aber noch keine genauen Details dazu. Auch UMC beschreibt bisher nur seinen 90-nm-Prozess ausführlich.
Viele Chip-Hersteller und Auftragsfertiger (Foundries) kooperieren untereinander bei der Entwicklung neuer Herstellungsverfahren. Diese werden dann typischerweise bei allen Entwicklungspartnern implementiert, sodass sich Fertigungsaufträge verlagern lassen. Solche Kooperationen existieren beispielsweise zwischen AMD, IBM und Chartered, zwischen Motorola, Philips und ST, zwischen NEC und TSMC oder zwischen IBM, Infineon und UMC. Auf diesem Weg sichern sich die aufstrebenden asiatischen Fertigungsspezialisten (neben TSMC und UMC sowie deren Töchter und Beteiligungen Wafertech, SSMC, UMCi, Trecenti etwa auch Chartered, SMIC oder Anam) auch den Zugriff auf technisches Know-how. (ciw)
