Computex

Intel fertigt wieder DRAM

Von 1971 bis 1985 produzierte Intel dynamisches RAM - und nun wohl wieder: Auf einem Entwicklerkongress stellt Intel Embedded DRAM vor, das vermutlich als schneller Grafik-Datenpuffer für die GPU bestimmter Haswell-Versionen dient.

In Pocket speichern vorlesen Druckansicht 53 Kommentare lesen
Lesezeit: 3 Min.

In wenigen Wochen, nämlich auf der Computex Anfang Juni, dürfte Intels nächste Core-i-Generation starten: Der Haswell alias Core i7-4000. Einige Varianten versprechen besonders hohe Grafikleistungen, weil Intel der in den Kombiprozessoren integrierten GPU eine gewisse Menge schnellen DRAM-Pufferspeicher zur Seite stellt. Es wird nun spekuliert, dass dieser Speicher – anders als ursprünglich gedacht – nicht etwa als Package-on-Package (PoP) oder wie bei einem Die-Stack über dem Siliziumplättchen der eigentlichen CPU angeordnet ist, sondern auf demselben Die-Carrier daneben. Intel könnte also DRAM-Dice von einem anderen Hersteller zukaufen. Doch auf dem VLSI-Symposium in Kyoto werden Intel-Mitarbeiter am 11. Juni einen Vortrag halten zum Thema "A 22nm High Performance Embedded DRAM SoC Technology Featuring Tri-Gate Transistors and MIMCAP COB".

Blockschaltbild der Haswell-GPU

(Bild: Intel)

Damit bestätigt Intel zwar keine der Spekulationen über Quad-Core-Mobilversionen des Core i7-4000 mit der dicksten GT3-GPU und zusätzlichem RAM, legt aber den Schluss nahe, dass selbst gefertigter eDRAM-Speicher zum Einsatz kommt. Dabei verwendet Intel dieselbe 22-nm-Fertigungstechnik mit den auch als FinFETs bezeichneten Trigate-Transistoren wie für den eigentlichen Prozessor. Nach unbestätigten Gerüchten könnte die leistungsstärkste GT3-GPU mit eDRAM (GT3e) den Namen HD 5200 tragen. Auf dem Intel-Server finden sich Dokumente, die den Codenamen "Crystal Well" für diesen Pufferspeicher erwähnen.

David Kanter von der Webseite Realworldtech nennt weitere Details des Intel-eDRAMs: Demnach realisiert Intel die Speicherkondensatoren in Form von dreidimensionalen Metall-Isolator-Strukturen, die oberhalb der Schicht mit den Trigate-Transistoren liegen. Intels Angaben zum Vortrag auf dem VLSI Symposium umfassen eine Zellfläche von 0,029 Quadratmikrometern und eine Packungsdichte von 17,5 Megabit pro Quadratmillimeter, wenn ein 128-Megabit-Makro verwendet wird. Ein Die mit 128 MByte Kapazität würde dann mindestens etwa 60 Quadratmillimeter belegen.

Die Fertigung von DRAM beziehungsweise eDRAM verweist auf Intels Anfänge in den 70er-Jahren des vergangenen Jahrhunderts: Von 1971 bis 1985 produzierte Intel DRAM-Chips.

Auch von AMD und Nvidia werden in Zukunft GPU- beziehungsweise APU-Versionen mit direkt angekoppeltem Speicher erwartet. AMD könnte Ende 2013 Varianten des Kaveri mit GDDR5-Chips herausbringen. Bei Nvidia steht für ungefähr 2015 die Volta-GPU mit "Stacked DRAM" auf der Roadmap, um Datentransferraten von 1 TByte/s zu realisieren. Die eng gekoppelten DRAM-Bausteine können hoch takten und mit sehr vielen Signalleitungen angebunden sein. Dafür existieren bereits JEDEC-Standards wie für Wide-I/O-RAM. Auch Sony setzt im SoC für die Playstation Vita eine ähnliche Idee um. Mit HMC-Technik werden 320 GByte/s möglich. (ciw)