Kampf dem Leckstrom
Der Chipriese Intel will bei seiner neuen Prozessorarchitektur Nehalem mit Energiesparvorteilen punkten, wie Chefarchitekt Ronak Singhal im Interview mit Technology Review erläutert.
Ronak Singhal ist als Chefarchitekt für die Entwicklung der neuen Intel-Prozessor-Plattform Nehalem zuständig.Der Wissenschaftler kam direkt nach seinem Abschluss an der Carnegie Mellon University in Elektro- und Computertechnik zu dem Chipkonzern. Er arbeitet seit 1997 bei Intel und half zuvor unter anderem bei der Erstellung des Pentium 4-Chips und seiner Nachfolger.
Technology Review: Herr Singhal, mit der neuen Chiparchitektur Nehalem konzentriert sich Intel deutlich stärker auf den Energiesparaspekt als bislang. Können Sie einen Überblick über die neuen Funktionen geben?
Ronak Singhal: Nehalem wird dynamisch gesteuerte Kerne, Threads, Zwischenspeicher, Schnittstellen und eine dazu passende Energieversorgung enthalten. Die Chips besitzen bis zu acht physische Kerne. Mit Hilfe des simultanem Multi-Threading können zwei gleichzeitige Threads pro Kern laufen, was Anwendungen beschleunigt. Bei einer Quad-Core-Maschine sind das also acht Threads, bei einer Acht-Kern-Maschine sogar bis zu 16!
Die neue Architektur besitzt außerdem einige innovative Ergänzungen für unsere Befehlssatzerweiterung SSE4. Mit diesen Instruktionen soll sich die Verarbeitungsgeschwindigkeit bei XML-, String- und Textdaten verbessern. Unsere neue High-End-Architektur liefert mehr Bandbreite im Vergleich zu aktuellen Chips und wird den Stromverbrauch im Ruhemodus weiter senken. Leistung lässt sich aber trotzdem jederzeit abrufen.
TR: Das neue Power-Management besitzt die Fähigkeit, nicht nur einen vollständigen Kern abzuschalten, sondern auch Gruppen von Transistoren. Wie ließ sich das umsetzen?
Singhal: Die Kernidee beim Power-Management ist ja, dass man Teilbereiche eines Chips abschaltet, wenn man sie nicht braucht. Das machen wir schon lange mit einer Technik, die wir "Clock Gate" nennen. Das Problem dabei ist, dass dabei nur die Schaltenergie weggenommen wird. Leckströme, die bei modernen Chips einen der dominierenden Energiefresser darstellen, kann man damit nicht ausschalten. Wir haben deshalb das so genannte "Power Gate" entwickelt, das sich auch um diese Last kümmert.
Wenn Teile des Chips nicht benötigt werden, geht der Strom dann wirklich auf Null herunter. Wir mussten dazu eine komplett neue Prozesstechnologie um diese Idee herum bauen und den dazu passenden Schalter entwickeln. Dieser muss einen extrem niedrigen Widerstand haben, wenn er aktiv ist und einen extrem hohen, wenn er ausgeschaltet ist. Es ist ein Transistor mit extrem geringen Leckströmen. Dieser technische Durchbruch ist das Resultat der Zusammenarbeit zwischen Prozessentwicklern und Produktdesignern. Wir haben außerdem einige innovative Sensoren integriert, die den Echtzeit-Energieverbrauch messen können. Der wohl interessanteste Teil ist aber die neue "Power Control Unit", ein integrierter Mikrokontroller für das Power-Management. Die dabei verwendeten Algorithmen sind sehr fortschrittlich und wir verwenden mehr als eine Million Transistoren allein dafür.
TR: Sie erwähnten bereits, dass Sie nun Chips mit acht Kernen einführen werden, demnächst sind auch solche mit zehn oder gar 16 Kernen vorstellbar. Gibt es hier eine Grenze? Und kann das Power-Management überhaupt noch soweit skalieren?
Singhal: Eine Lösung für die optimale Anzahl an Kernen ergibt sich aus mehreren Parametern. Die-Größe, Herstellungskomplexität, Speicherlatenz der Kerne, die verwendeten Silizium-Schichten, die Unterstützung durch Software, das Mooresche Gesetz und natürlich der Gesamtstromverbrauch gehören dazu, nur um einige zu nennen. Intel führt hier viele Forschungsprojekte durch, die an jedem dieser Parameter arbeiten, um bestehende Grenzen zu überschreiten.
Ein Beispiel dessen, was möglich ist, war der Intel Research-Chip Polaris. Er wurde erstmals 2007 im Rahmen des Teraflops-Forschungsprogrammes gezeigt. Dieser Chip besaß 80 Kerne und war damals der erste programmierbare Prozessor auf der Welt, der Teraflop-Leistungen erreichen konnte - und das mit einer beeindruckenden Energieeffizienz. Der Chip enthielt 100 Millionen Transistoren und war nur 275 Quadratmillimeter groß. Sein feingliedriges Power-Management erreicht 16 Gigaflops pro Watt und konsumierte bei 1,01 Teraflops nur 62.
