Samsung startet Serienfertigung superschneller HBM2-Speicherchips
Nach HBM-Pionier SK Hynix mischt nun auch Samsung bei High Bandwidth Memory der zweiten Generation mit, das Grafikkarten mit AMD Polaris und Nvidia Pascal auf die Sprünge helfen soll.
Für HBM2-Stacks mit 4[ ]GByte stapelt Samsung je vier DRAM-Dies mit je 8 GBit Kapazität und TSV-Technik übereinander.
(Bild: Samsung)
Erst vor wenigen Tagen hat das Industriegremium JEDEC die Spezifikation für die zweite Generation von High Bandwidth Memory (HBM2) verabschiedet, nun meldet Samsung den Start der Serienfertigung von HBM2-Stacks mit 4 GByte Kapazität und einer Datentransferrate von 256 GByte/s. Kommende Grafikkarten mit AMD-Polaris- oder Nvidia-Pascal-GPUs und je 16 GByte HBM2-Speicher könnten demnach mit 1 TByte/s auf ihren lokalen Speicher zugreifen.
Statt auf immer höhere Taktfrequenzen setzen das 2015 mit der AMD Fury eingeführte HBM und HBM2 auf extrem viele Anschlusskontakte, also hohe Parallelität. Außerdem sind die durch Through-Silicon Vias (TSVs) und Microbumps verbundenen DRAM-Chips im HBM(2)-Stapel in mehrere Kanäle unterteilt.
Bei HBM und HBM2 sitzen GPU und Speicherchip-Stacks dicht nebeneinander auf einem gemeinsamen Silizium-"Interposer", in dem mehrere tausend Leitungspfade verlaufen. Durch diese hohe Zahl an Verbindungen können Grafikchips mit HBM2-RAM deutlich höhere Datentransferraten erreichen als mit dem bisher gängigen GDDR5-Grafikspeicher.
ECC Embedded
Samsung weist darauf hin, dass die HBM2-Spezifikation Stack-Varianten mit zusätzlichen Anschlüssen und zusätzlichem Speicherplatz für Error Correction Code (ECC) vorsieht. Wenn die GPU diese redundanten ECC-Informationen berechnet und beim Lesen auswertet, lassen sich die meisten DRAM-Fehler korrigieren. ECC-RAM wird vor allem bei Rechenbeschleunigern wie Nvidia-Tesla-Karten genutzt.
- HBM bringt Grafikkarten und Superrechner auf Trab, c't 12/15, S. 140
(ciw)
