NEC: Ab November 2001 Chips mit 0,10-µm-Strukturen

Die japanische Chipschmiede NEC stellt den neuen Fertigungsprozess UX5 vor, der 130-Nanometer-Strukturen ermöglicht. Die effektive Gatelänge soll unter der magischen 0,1-µm-Grenze liegen.

In Pocket speichern vorlesen Druckansicht 11 Kommentare lesen
Lesezeit: 1 Min.

Die japanische Chipschmiede NEC stellt den neuen Fertigungsprozess UX5 vor, der Strukturgrößen bis hinab zu 0,095 µm ermöglicht. Die effektive Gatelänge von in diesem Pozess gefertigten Transistoren soll sogar noch deutlicher unter der magischen 0,1-µm-Grenze liegen. Erste UX5-Chipmuster habe man zwar schon hergestellt, doch soll die Massenfertigung erst im November kommenden Jahres anlaufen. Aufträge werden ab Mai entgegengenommen.

Der neue Prozess eignet sich für bis zu neun Metalllagen, die auch aus Kupfer bestehen können. Ebenfalls möglich sind Low-K-Dielektrika zur Reduktion parasitärer Kapazitäten. Im UX5-Prozess gebaute Chips können Speicherzellen als so genanntes "Embedded DRAM" enthalten.

Kürzlich kündigten auch andere Hersteller wie TSMC und IBM ähnliche Prozesse an. Big Blue möchte nach Ablauf von zwei Jahren sogar im 0,10-µm-Prozess fertigen können. (ciw)