Renesas nutzt auch RISC-V-Technik
Der japanische Chiphersteller Renesas will ab 2021 RISC-V-Kerne in bestimmte Controller-ICs einbauen.
![Renesas nutzt auch RISC-V-Technik](https://heise.cloudimg.io/width/610/q85.png-lossy-85.webp-lossy-85.foil1/_www-heise-de_/imgs/18/2/9/7/8/4/2/4/RISC-V_Renesas-16-9-0295478cc3b663e9.jpeg)
(Bild: Renesas)
Der japanische Chiphersteller Renesas will ab der zweiten Hälfte des kommenden Jahres 2021 erste ICs ausliefern, in denen 32-Bit-Kerne mit der offengelegten Befehlssatzarchitektur RISC-V stecken. Renesas setzt dabei auf AndesCore-Rechenkerne der taiwanischen Firma Andes Technology.
Renesas will RISC-V vor allem in sogenannten Application-Specific Standard Products (ASSP) nutzen. Dazu zählen Bauelemente wie etwa Controller-ICs für USB-Hubs oder Spannungswandler.
Renesas hat bei (Automotive-)Halbleitern für Fahrzeuge einen hohen Marktanteil. Dort konkurriert man unter anderem mit der Firma NXP, die ebenfalls RISC-V-Chips entwickelt. Infineon und Bosch wiederum sind unter anderem mit der Uni Paderborn am Projekt SAFE4I beteiligt. Bei diesem "Sicheren automatischen Software-Entwurf für Industrieanlagen" spielt RISC-V ebenfalls eine Rolle.
RISC-V-Kerne stecken bereits etwa in Controller-Chips für USB-C-Netzteile von UWE (UPD350) und JSilicon (JS508), im WLAN-Mikrocontroller Espressif ESP32-S2 und im Gigadevice GD32VF103. Letzteren will Pine64 im programmierbaren Lötkolben Pinecil mit offener Firmware einsetzen. Er soll mit Lötspitzen für den Miniware TS100 kompatibel sein.
Samsung plant den RISC-V-Einsatz in kommenden 5G-Modems, Nvidia will damit den GPU-Steuercontroller FaLCon ersetzen, Western Digital entwickelt unter anderem SSD-Controller mit RISC-V-Technik und Google hat das Projekt Open Titan angeschoben.
(ciw)