Intels nächster Schritt zu kleineren Chipstrukturen
Intel-Vertriebschef Mike Splinter stellte heute SRAM-Chips mit 0,90-µm-Strukturen vor.
Intel-Vertriebschef Mike Splinter stellte heute SRAM-Chips mit 0,09-µm-Strukturen (90 nm) vor. Eine so gefertigte Speicherzelle mit sechs Transistoren (6T-SRAM) benötigt nur noch eine Fläche von etwa 1 µm2 -- der vor rund eineinhalb Jahren präsentierte P860-Prozess für 0,13-µm-Strukturen ermöglichte 6T-SRAM-Zellen mit 2,45 µm2 Fläche.
Durch die kleineren Halbleiterstrukturen gelang es Intel, rund 330 Millionen Transistoren auf einer Fläche von 109 mm2 unterzubringen und so ein funktionsfähiges SRAM mit der nach Firmenangaben größten jemals hergestellten Speicherkapazität von 52 MBit zu bauen. SRAM-Zellen dienen in Prozessoren als Pufferspeicher (Caches) und sind daher wichtige leistungsbestimmende Bauelemente. Mit dieser Technik-Demonstration will Intel belegen, dass der Serienfertigung von Mikroprozessoren mit 90-nm-Strukturen ab dem kommenden Jahr nichts im Wege steht.
Intel belichtet die Musterchips mit 90-nm-Strukturen auf 193- und 248-nm-Lithografiesystemen und fertigt sie auf 300-mm-Wafern in der Fab D1C in Hillsboro/Oregon. Von dort hatte Intel kürzlich auch die Serienfertigung von Prozessoren mit 0,13-µm-Strukturen auf 300-mm-Wafern gemeldet. (ciw)
