So unterscheiden sich Firmware-Architekturen von Flash-Speichern

Schrumpfende Strukturen, ­höhere 3D-Stapel und mehr Bits pro Speicherzelle machen Flash-Speicher immer günstiger, aber auch weniger robust.

Artikel verschenken
In Pocket speichern vorlesen Druckansicht 3 Kommentare lesen

(Bild: Thomas Kuhlenbeck)

Lesezeit: 13 Min.
Von
  • Tim Niggemeier
Inhaltsverzeichnis

Moderne SSDs mit PCIe-4.0-Schnittstelle protzen mit Schreibraten von mehr als 7 GByte/s. Doch lange halten sie das nicht durch: Wenn ihr Cache voll ist, dann sinkt die Geschwindigkeit schnell auf die Hälfte oder gar noch weniger. Im letzten Teil unserer Serie zu den Flash-Grundlagen beschäftigen wir uns näher mit dem Beschreiben des Flash-Speichers und klären, wo die Herausforderungen liegen und warum ein Cache die Lebensdauer der SSD reduzieren kann.

Aus Kostengründen verbauen die Hersteller heute in den allermeisten SSDs und anderen Flash-Produkten 3D-TLC-Speicher mit 3 Bits Speicherkapazität pro Zelle. Im Unterschied zu den früher verwendeten planaren 2-Bit-Typen gibt es dabei Unterschiede in der Ansteuerung.

Bei den älteren Flash-Typen mit Floating Gate mussten die Controller noch mindestens zwei separate Programmierschritte erledigen. Mit der Einführung von Charge Trap bei 3D-TLC-Flash schreiben die SSD-Controller die drei Bits pro Zelle in einem einzigen Programmiervorgang. Da sich eine logische Page-Größe von 16 KByte etabliert hat, bedeutet dies, dass der Flash-Controller nun 48 KByte im RAM halten muss – multipliziert mit der Anzahl der parallel geschalteten Dies und Planes. Gerade ältere und kleinere Controller etwa für USB-Sticks oder SD-Karten verfügen nicht über ausreichend RAM, um diese Datenmenge aufzubereiten und können daher TLC-Speicher nicht direkt beschreiben.