RISC-V: Nicht mehr nur Mikrocontroller, sondern auch Supercomputer

Künftig soll sich RISC-V auch fürs High Performance Computing eignen. Neben dem Einsatz in Supercomputern sollen auch KI-Anwendungen profitieren.

In Pocket speichern vorlesen Druckansicht 26 Kommentare lesen

(Bild: RISC-V International)

Lesezeit: 2 Min.
Inhaltsverzeichnis

Mit einem stärkeren Fokus aufs High Performance Computing soll RISC-V auch eine Zukunft für Supercomputer und KI-Applikationen haben. Hierzu hat die Special Interest Group SIG-HPC einen Plan vorgestellt, mit dem die Instruction Set Architecture (ISA) fit für den HPC-Einsatz gemacht werden soll.

Als ersten Schritt hat die SIG definiert, worum es sich bei HPC überhaupt handelt: Ein Computer-System, das darauf ausgelegt ist Anwendungen in Sekunden/Minuten/Wochen/Monaten auszuführen, für die ein Desktop oder Mobilgerät Tage/Jahre/Jahrhunderte benötigen würde. Hierbei soll es keine Rolle spielen, ob es sich um eine oder mehrere Applikationen handelt.

Wie die SIG selbst ausführt, handelt es sich um eine Definition, laut der HPC allgegenwärtig ist. Es handele sich nicht nur um die Systeme für die Wettervorhersage oder in der Forschung zur Proteinfaltung und Fluiddynamik, genauso seien Anwendungen aus der Industrie und in der Cloud gemeint.

All diese Applikationen soll RISC-V künftig bedienen können. Entsprechend will die SIG-HPC noch dieses Jahr festlegen, welche Software die ISA nativ unterstützen muss. Dieser Prozess soll automatisiert verbreitete Open-Source-Bibliotheken, -Benchmarks und -Anwendungen per GCC und LLVM kompilieren.

Auf Basis dieser Ergebnisse soll die Architektur optimiert und die Liste der unterstützten Software erweitert werden. Anschließend will die SIG ein passendes HPC-Ökosystem vorstellen und eine Roadmap entwickeln, auf deren Basis RISC-V auch im HPC-Bereich konkurrieren kann.

Wie die SIG-HPC in der Vorstellung ihres Plans schreibt, sei RISC-V bislang vor allem im Bereich der Mikrocontroller und Embedded-Systeme erfolgreich – insbesondere als Alternative zu ARM. Allerdings handelt es sich nicht um die erste Verbindung zwischen RISC-V und HPC: Auch die European Processor Inititative (EPI) treibt dies mit Rhea aktiv voran.

Eine der treibenden Kräfte hinter der quelloffenen Befehlssatzarchitektur ist das Unternehmen SiFive. Nun scheint Intel eine Übernahme zu planen und will andere Interessenten mit einem Angebot von 2 Milliarden US-Dollar ausstechen.

(fo)