Intel: Mit High-NA-Chipfertigung zur Marktführung

Intel hat den Ausbau des D1X getauften Forschungshalbleiterwerks im US-Bundesstaat Oregon für 3 Milliarden US-Dollar abgeschlossen. Die neuen Reinräume stellen eine Fläche von gut 250.000 Quadratmetern bereit und sind höher gebaut als bisher, damit künftig größere Belichtungsmaschinen hineinpassen, die Intel und andere Chipfertiger wie TSMC oder Samsung ab 2025 benötigen.

Es geht um Systeme, die Silizium-Wafer mit extrem-ultravioletten Wellenlängen bei hoher numerischer Apertur (High-NA EUV) von 0,55 statt 0,33 belichten. Intel will sie ab 2025 beim dritten Prozess aus der kommenden Angstrom-Ära einsetzen.

ASML aus den Niederlanden ist der einzige Hersteller, der solche Belichtungsmaschinen in absehbarer Zukunft liefern kann. Er verwendet in High-NA-Systemen größere Spiegel und Linsen – etwa vom deutschen Hersteller Zeiss – mit steileren Brechwinkeln, um die Auflösung von 13 auf 8 Nanometer zu verfeinern. Chipfertiger erreichen dadurch feinere Transistorstrukturen in einem einzelnen Belichtungsschritt.

Erster bei High-NA

Für einen frühen Start hat sich Intel das erste High-NA-System von ASML vertraglich zusichern lassen. Ab 2025 soll diese EXE:5200 Belichtungsmaschine 220 Silizium-Wafer pro Stunde im D1X-Werk abarbeiten – jeweils einen Layer belichtet sie dabei. Das Problem, dass die ersten EUV-Systeme zu langsam für die Serienproduktion waren, soll behoben sein. Bewährt sich die neue Fertigungstechnik im D1X-Werk, rüstet Intel seine weltweiten Fertigungsstandorte nach. Neue Halbleiterwerke wie das in Magdeburg werden direkt in Hinblick auf High-NA gebaut.

Mit der ersten Auslieferung hat Intel einen zeitlichen Vorsprung vor TSMC, Samsung und anderen Chipfertigern. Traditionell liefert ASML im ersten Jahr nur eine Handvoll heiß begehrter neuer Belichtungsmaschinen aus einer komplett neuen Generation aus und skaliert die Fertigung dann hoch. Ein aktueller EUV-Belichter kostet bereits fast 150 Millionen Euro; 42 Stück verkaufte ASML im Jahr 2021.

Ab 2025 will Intel so dann auch den besten Fertigungsprozess mit der höchsten Performance pro Watt bereitstellen. Ein Jahr vorher sollen die ersten Angstrom-Prozesse (20A und 18A) mit TSMC aufschließen, der da mit dem eigenen N2-Prozess fertigen dürfte. Anfang 2020 hatte Intel noch geplant, den Konkurrenten mit dem Intel-3-Prozess – damals 5 nm genannt – einzuholen, bevor es zu weiteren Verspätungen kam.

Ausweichprozesse für Technikverzögerungen

Um mögliche Verzögerungen in Zukunft besser abzufangen als bisher – man erinnere sich an das jahrelange Fiasko rund um den 10-nm-Prozess (jetzt Intel 7 genannt) –, legt sich Intel frühzeitig Alternativpläne zurecht. Sollte der erste Fertigungsprozess aus der Angstrom-Ära, 20A, etwa nicht wie gedacht 2024 bereit sein, kann Intel auf einen sogenannten "Intel Risk Reduction Test Node" ausweichen, der zwar die neuen Power Vias, aber noch nicht die RibbonFET-Bauweise einführt.

Power Vias leiten den Strom von der Chipunterseite statt von oben zur Transistorebene, was die Signalqualität deutlich verbessern und das Übersprechen zwischen einzelnen Leitungen verringern soll. RibbonFETs sind Intels Ausführung der FinFET-Nachfolgertechnik Gate All Around (GAA), bei der der leitende Kanal des Feldeffekttransistors (FET) allseits von der Gate-Elektrode umgeben ist. FinFETs führte Intel bereits mit der 22-nm-Generation ein.

Eine Generation später ist Intel nicht zwingend auf die High-NA-Belichter angewiesen: Die entsprechenden Layer kann die Firma auch mit den bisherigen System belichten – das ist dann nicht optimal, aber besser ein schlechteres Produkt als gar keins.

(mma)