Rambus präsentiert XDR-Speicher
XDR DRAM heißt eine neue schnelle Speichertechnik der US-Unternehmens Rambus, die ab 2004 in Spielkonsolen und anderen Geräten zum Einsatz kommen soll.
XDR DRAM heißt eine neue schnelle Speichertechnik der US-Unternehmens Rambus, die ab 2004 in Spielkonsolen und anderen Geräten zum Einsatz kommen soll. Die zugrunde liegenden Übertragungsverfahren waren unter dem Namen Yellowstone entwickelt worden.
Wie bereits früher angekündigt, gehört Sony zu den ersten Lizenznehmern. Die Sony-Tochter SCEI (Sony Computer Entertainment) wird XDR DRAM wohl in der kommenden Playstation 3 einsetzen, ebenso wie den gemeinsam mit IBM und Toshiba entwickelten Prozessor Cell.
Die japanischen Hersteller Elpida und Toshiba wollen im kommenden Jahre erste 256- und 512-MBit-Speicherchips liefern, die dank 400 MHz Grund-Taktfrequenz und Achtfach-Datenübertragung bis zu 3,2 GBit pro Sekunde und Pin liefern. Solche Bausteine nennt Rambus 3,2-GHz-XDR-DRAMs, später sollen noch Produkte mit Datenraten von bis zu 6,4 GBit/s/Pin folgen.
Wie bei den bisherigen Direct-Rambus-DRAMs (RDRAM) kommunizieren die einzelnen XDR-Chips mit der XDR I/O Cell (XIO), die in einem Chipsatz oder direkt in einem Prozessor eingebettet sein kann. Die XIO besitzt acht bis 32 Datenleitungen, XDR-DRAMs acht oder sechzehn. Typischerweise dürften es pro Kanal jeweils 16 Datenleitungen sein, ebenso wie bei bisherigen RDRAM-Implementierungen. Ein solcher XDR-Interconnect transportiert pro Sekunde 6,4 GByte Daten, also dasselbe wie moderne Zweikanal-DDR-SDRAM-Chipsätze mit PC3200/DDR400-Speicher.
Rambus erwartet, dass die herkömmliche DDR-SDRAM-Technik in etwa zwei Jahren mit DDR2-667 an eine Leistungsgrenze stößt: Daraus aufgebaute PC2-5300-DIMMs kämen im 128-Bit-Tandembetrieb auf etwa 10,6 GByte/s. Zwei Kanäle mit x32-organisierten 6,4-GHz-XDR-DRAMs könnten es dann aber auf mehr als 50 GByte/s bringen, mit vier Kanälen (insgesamt 128 Datenleitungen) wären dann mehr als 100 GByte/s möglich. Damit wäre XDR-Speicher auch für Grafikkarten interessant, auf denen schon heute die 256-Bit-Speicheranbindung üblich ist. Allerdings tüfteln auch die DDR-Experten unter dem Dach der JEDEC an höheren Transferraten, DDR3 ist schon auf dem Weg.
Bei der XDR-Architektur hat Rambus auch auf möglichst kostengünstige Umsetzung geachtet: Durch spezielle Kompensations- und Signalisierungstechniken wie FlexPhase sollen hochpräzise Leiterbahnführungen unnötig sein und Speichermodule mit vierlagigem Platinenmaterial auskommen. Außerdem muss der Taktgenerator nicht mehr am physischen Ende des Channels sitzen. Diese fassen jetzt jeweils bis zu 36 (bei RDRAM: 32) Chips und besitzen zwölf (vorher acht) Adressleitungen; beides zusammen soll bis zu 8 GByte Speicherausbau ermöglichen (offenbar mit 512-MBit-Chips in Vierkanal-Konfiguration). (ciw)
