zurück zum Artikel

Intel präzisiert die Roadmap für die 45-Nanometer-Prozessoren "Penryn" und "Nehalem".

Intel [1] hat weitere Details zu den nächsten beiden Prozessorgenerationen veröffentlicht. Noch in diesem Jahr sollen zwei 300-mm-Fabs [2] 45-Nanometer-"Penryns" [3]-Prozessoren herstellen. Ob es jedoch schon zum Weihnachtsgeschäft 2007 Komplett-PCs mit den neuen Prozessoren geben wird, ließ Stephen L. Smith [4] von Intel noch offen.

Bei Penryn handelt es sich im Wesentlichen um einen auf 45-nm-Strukturen [5] verkleinerten Conroe [6]-Kern des aktuellen Core 2 Duo. Laut Intel sind die gravierendsten Änderungen die Umstellung auf High-K-Dielektrikum und Metal-Gates [7], die bis zu 20 Prozent schnellere Transistoren und niedrigere Leckströme bringen sollen. Bis auf die Befehlssatzerweiterung SSE4 [8] und verbesserte Enter-/Leave-Funktionen für schnellere Task-Wechsel zwischen virtuellen Maschinen, sowie einen schnelleren Teiler, der vier statt zwei Bit pro Zyklus berechnen kann, ändert Intel am Rechenwerk kaum etwas. Der L2-Cache [9] wächst von 4 auf 6 MByte bei den Dual-Core-Prozessoren und von 6 auf 12 MByte bei den nach wie vor aus zwei Dice [10] zusammengesetzten Quad-Cores. Allerdings müssen dank "Split load cache" die Daten nicht mehr unbedingt an den Cache-Lines [11] ausgerichtet werden.

Die Mobilversion des Penryn bekommt einen zusätzlichen "deep power down" state, in dem beide Caches deaktiviert und Kernfrequenz sowie -spannung sehr weit abgesenkt werden. Damit auch ältere Single-Threaded-Applikationen schneller laufen, sollen sich Doppelkerne ihr TDP [12]-Budget besser teilen: Hat der eine Kern nichts zu tun, senkt er seine Taktfrequenz [13] ab und bleibt damit kühler. Sein Zwillingsbruder kann sich im Gegenzug etwas höher takten. Die genauen Taktfrequenzen der Penryn-CPUs gibt Intel noch nicht preis, verrät jedoch schon, dass sie innerhalb der bisherigen TDP-Stufen (Doppelkern für Desktop: 65W) jenseits der 3 GHz liegen wird. Intel verspricht sich bei Spielen bis zu 20 Prozent mehr Performance bei gleicher TDP. Video-Transcoder, die SSE4 nutzen, sollen sogar 40 Prozent schneller laufen als die bisherigen Intel-Flaggschiffe.

Die darauf folgende, für Ende 2008 geplante, Prozessorgeneration Nehalem [14] soll dann einen integrierten Speicher-Controller besitzen. Damit wird sich Intel dann auch vom Frontsidebus [15] verabschieden und eine neue – in gewisser Weise zu Hypertransport [16] ähnliche – serielle Schnittstelle zum Chipsatz [17] schaffen. Der Codename dafür lautet "CSI" [18] – möglicherweise Common Serial Interconnect oder Common System Interface.

Nehalem-Prozessoren werden zwei Threads pro Kern ausführen können und bis zu acht Kerne besitzen. Die Cache-Architektur will Intel überdenken und den L1-Cache – wie damals beim P4 – wieder näher an die Execution-Unit holen. Dazu plant Intel auch, einen Grafikkern mit in den Prozessor zu integrieren. Dieser wird sich allerdings eher für Office-Rechner denn für Spiele-PCs eignen. (bbe [19])

URL dieses Artikels:
https://www.heise.de/-162760

Links in diesem Artikel:
[1] http://www.intel.com
[2] https://www.heise.de/news/AMD-und-Intel-trommeln-fuer-kommende-Prozessoren-139068.html
[3] https://www.heise.de/news/Otellini-Noch-mehr-neue-Intel-Mikroarchitekturen-120461.html
[4] http://www.intel.com/pressroom/kits/bios/ssmith.htm
[5] https://www.heise.de/news/Intel-45-nm-Prozess-ist-on-Track-122060.html
[6] https://www.heise.de/news/Intel-erobert-Spitzenplatz-bei-x86-Performance-zurueck-141563.html
[7] https://www.heise.de/news/AMD-und-Intel-trommeln-fuer-kommende-Prozessoren-139068.html
[8] https://www.heise.de/news/IDF-Neues-SSE4-mit-50-Befehlen-166566.html
[9] http://www.heise.de/glossar/entry/Cache-395216.html
[10] http://www.heise.de/glossar/entry/Die-398061.html
[11] http://www.heise.de/glossar/entry/Cache-Line-398055.html
[12] http://www.heise.de/glossar/entry/Thermal-Design-Power-397869.html
[13] http://www.heise.de/glossar/entry/Taktfrequenz-395726.html
[14] https://www.heise.de/news/Intels-Bloomfield-soll-2008-mit-Hyper-Threading-und-Speichercontroller-kommen-120208.html
[15] http://www.heise.de/glossar/entry/Frontsidebus-395514.html
[16] http://www.heise.de/glossar/entry/HyperTransport-395764.html
[17] http://www.heise.de/glossar/entry/Chipsatz-399501.html
[18] http://www.heise.de/ct/06/21/018/
[19] mailto:bbe@ct.de

Copyright © 2007 Heise Medien