NEC Electronics will ab 2007 55-Nanometer-Halbleiter in Serie fertigen
Die Fertigungssparte des japanischen NEC-Konzerns hat einen Fertigungsprozess für besonders sparsame Halbleiter-Bauelemente mit 55-nm-Strukturen angekündigt.
Die Fertigungssparte des japanischen NEC-Konzerns hat einen Fertigungsprozess für besonders sparsame Halbleiter-Bauelemente mit 55-nm-Strukturen angekündigt. Das Verfahren mit dem Namen UX7LS ist eine verbesserte Version des 65-Nanometer-Prozesses UX7, der noch mit trockener Lithografie auskommt.
Die 55-nm-Belichtung soll mittels Immersions-Lithografie efolgen. Zur Minimierung der Transistor-Verluste kommt ein High-k-Dielektrikum zur Gate-Isolierung zum Einsatz, das aus Hafniumsilikat besteht (HfSiON), außerdem ist eine Body-Bias-Technik vorgesehen. Die UX7LS-Fertigungstechnik soll ähnliche Ergebnisse wie ein typischer 45-nm-Prozess erzielen, aber früher zur Verfügung stehen: Mitte 2006 sollen erste Muster-Chips zu haben sein, die Großserienfertigung ist ab 2007 geplant. (ciw)
