zurück zum Artikel

Mit dem Grafikchiphersteller Nvidia wächst das SOI Industry Consortium auf nun 23 Mitglieder an.

Das im Oktober 2007 gegründete SOI Industry Consortium [1] hat sich die Förderung der Silicon-on-Insulator-(SOI-)Technik für Halbleiterbauelemente auf die Fahnen geschrieben. Durch den Beitritt des Grafikchipherstellers Nvidia [2] ist die Industrievereinigung jetzt auf 23 Mitglieder angewachsen. Bisher setzt Nvidia allerdings die SOI-Technik für eigene Produkte noch nicht ein – zumindest soweit öffentlich bekannt. Nvidia hat auch keine eigenen Chip-Fertigungswerke, sondern lässt seine Grafikchips wie auch Hauptkonkurrent AMD bei Auftragsfertigern wie TSMC [3] und UMC [4] produzieren, die übrigens beide – genau wie der AMD- und IBM-Fertigungspartner Chartered [5] aus Singapur – ebenfalls zum SOI Industry Consortium gehören.

Zu den größten Herstellern von Halbleiterbauelementen mit SOI-Technik gehört AMD [6], wo das Verfahren aber bisher nur für die AMD64-Prozessoren zum Einsatz kommt (und nicht für Grafikchips). AMD kauft dafür SOI-Wafer [7] der Firma Soitec [8], die nach eigenen Angaben Marktführer bei diesen speziellen Wafern ist. AMD hat seine Fertigungstechnik gemeinsam [9] mit SOI-Pionier IBM [10] entwickelt, auch Chartered kooperiert [11] bei SOI mit IBM. Zu den frühen SOI-Anwendern gehört auch das SOI-Industry-Consortium-Mitglied Freescale [12] (früher Motorola [13]), während Texas Instruments [14] (TI) nicht im Konsortium vertreten ist – anders etwa als die ehemalige Philips-Halbleitersparte NXP [15], Samsung [16] und STMicroelectronics [17]. Vertreten sind auch die europäischen Forschungsinstitute LETI [18] und die Katholische Universität [19] in Leuven/Belgien (wo auch das IMEC [20] sitzt). Auch die Firma ARM [21], deren Mikroprozessor- und Mikrocontroller-Designs den Handy-Markt dominieren, mischt beim SOI Industry Consortium mit, ebenso wie der Z-RAM [22]-Erfinder Innovative Silicon [23].

AMD und IBM verwenden für ihre Prozessoren sogenannte Dünnfilm-SOI-Wafer, bei denen die eigentlichen Siliziumscheiben nur eine dünne SOI-Schichtfolge (das sogenannte vergrabene Oxid, Buried Oxide oder kurz BOX genannt, und eben die Silizium-Funktionsschicht) tragen. Solche stellt außer Soitec auch die japanische Firma Shin-Etsu Handotai (SEH [24]) unter dem Namen Unibond her, die dazu die SmartCut [25]-Fertigungstechnik von Soitec in Lizenz genommen hat, ebenso wie etwa Siltronic [26]. Ein anderes Verfahren für dünne SOI-Lagen nennt sich SIMOX [27]; es kommt etwa bei Sumco [28] zum Einsatz. Auch das von MEMC [29] verwendete NanoTec [30]-Verfahren der Firma SiGen eignet sich für SOI-Wafer. Übrigens lässt auch VIA die C7-Prozessoren in einem 90-nm-SOI-Prozess bei IBM fertigen, wechselt aber mit dem Nano [31] auf eine andere Technik. Weil von IBM gefertigt, setzen auch die Cell-Prozessoren in der Playstation 3 und die Broadway-CPU [32] der Nintendo Wii auf SOI. Auch Microsoft lässt den XBox-360-Prozessor mit SOI-Technik fertigen, nämlich bei Chartered [33].

Für andere Applikationen wie MEMS [34] oder Hochleistungsschaltelemente braucht man dickere SOI-Lagen von mehr als 1 Mikrometer Stärke, auf solche Thick-Film-SOI-Wafer haben sich wiederum andere Hersteller spezialisiert, darunter Icemos [35] und Umicore [36]. Nur wenige Firmen fertigen die von AMD, Chartered, Freescale oder IBM für ihre Großserienprodukte verarbeiteten 300-mm-SOI-Wafer; die Firma Isonics [37], die vor einigen Jahren [38] den Einsatz von isotopenreinem Silizium-28 für die Chip-Produktion vorgeschlagen hatte, kann etwa bisher nur SOI-Wafer mit bis zu 200 Millimetern Durchmesser liefern.

Die Dünnfilm-SOI-Wafer haben bisher noch den deutlich höheren Marktanteil als die Dickfilm-SOI-Wafer; insgesamt haben sich aber die Anfang dieses Jahrtausends sehr euphorischen Vorhersagen für die SOI-Technik nicht erfüllt: Damals hatte man erwartet [39] (PDF-Datei), dass der Umsatz mit SOI-Wafern 2008 ein Volumen von 8 Milliarden US-Dollar erreichen könnte. Tatsächlich hat aber die Firma Soitec, die nach eigenen Angaben 80 Prozent aller SOI-Wafer produziert, 2007 lediglich einen Umsatz von 298,2 Millionen Euro erzielt [40] (PDF-Datei). Insgesamt wurden laut Gartner [41] im Jahr 2007 Siliziumwafer im Wert von insgesamt 12,5 Milliarden US-Dollar verkauft, wobei der Absatz von SOI-Wafern angeblich sogar sank [42]. (ciw [43])

URL dieses Artikels:
https://www.heise.de/-187842

Links in diesem Artikel:
[1] http://www.soiconsortium.org/
[2] http://www.nvidia.com/
[3] http://www.tsmc.com/
[4] http://www.umc.com/
[5] http://www.charteredsemi.com/
[6] http://www.amd.com/
[7] http://www.heise.de/glossar/entry/Wafer-395564.html
[8] http://www.soitec.com
[9] https://www.heise.de/news/AMD-und-IBM-entwickeln-Fertigungsverfahren-gemeinsam-72725.html
[10] https://www.heise.de/news/Glaeserne-Isomatte-13707.html
[11] https://www.heise.de/news/IBM-und-Chartered-Semiconductor-kooperieren-71051.html
[12] http://www.freescale.com/
[13] https://www.heise.de/news/Motorola-verspricht-G5-PowerPC-mit-2-GHz-17377.html
[14] https://www.heise.de/news/Texas-Instruments-plant-DSPs-mit-3-Millionen-MIPS-17649.html
[15] http://www.nxp.com/
[16] http://www.samsung.com/
[17] http://www.st.com/
[18] http://www.leti.fr/
[19] http://www.uclouvain.be/
[20] http://www.imec.be/
[21] http://www.arm.com/
[22] https://www.heise.de/news/Kompakter-Arbeitsspeicher-dank-Z-RAM-163124.html
[23] http://www.innovativesilicon.com/
[24] http://www.sehamerica.com/products/soi.asp
[25] http://www.soitec.com/en/technology/innovative-process.php
[26] http://www.siltronic.com/int/de/press/press-release/archiv-2005/pressinformation-2005-detail_7671.jsp
[27] http://www.ibis.com/simox.htm
[28] http://www.sumcosi.com/english/products/index.html
[29] http://www.memc.com/p-soi-description.asp
[30] http://www.sigen.net/technology/nanotech.html
[31] https://www.heise.de/news/VIAs-Nano-Prozessor-ist-da-210882.html
[32] https://www.heise.de/news/IBM-liefert-Chips-fuer-Nintendos-Wii-aus-160710.html
[33] https://www.heise.de/news/Neue-Prozessoren-fuer-Microsofts-Spielconsole-Xbox-360-verzoegern-sich-129468.html
[34] https://www.heise.de/news/MEMS-Implantat-statt-500-Nadelstichen-167409.html
[35] http://www.icemostech.com/
[36] http://www.substrates.umicore.com/umicore_substrates/index.asp
[37] http://www.isonics.com/
[38] https://www.heise.de/news/Isotopenreines-Silizium-fuer-kuehlere-Chips-41058.html
[39] http://www.qedmrf.com/documentview.asp?docID=70
[40] http://soitec.com/pdf/soitec%20q4%20sales%200708final.pdf
[41] http://www.gartner.com/it/page.jsp?id=691611
[42] http://www.gartner.com/DisplayDocument?id=593807
[43] mailto:ciw@ct.de

Copyright © 2008 Heise Medien