Intel prüft Rambus' XDR-Speichertechnik
Mit einem "Memorandum of Understanding" mit Rambus besiegelt Intel die Absicht, den Einsatz von XDR-DRAM in künftigen Produkten zu prüfen.
Die Firma Intel will die Einsatzmöglichkeiten der XDR-DRAM-Technik von Rambus in kommenden Produkten prüfen. Diese Pläne haben die beiden Unternehmen in Form eines Memorandum of Understanding (MoU), also einer Absichtserklärung oder Zielvereinbarung, festgehalten – was Rambus selbstverständlich stolz an die Öffentlichkeit trägt. Nach dem in der Branche als Marketing-Desaster bewerteten Versuch Intels, Direct-Rambus-DRAM (RDRAM) um die Jahrtausendwende herum als Nachfolger des erfolgreichen SDR-SDRAM für PC-Hauptspeicher zu etablieren, hatte Intel die Firma Rambus kaum noch öffentlich erwähnt – und wenn, dann eher kritisch. Tatsächlich kommt aber Rambus-Technik auch in Intel-Produkten noch zum Einsatz, etwa im Scalable Node Controller des Chipsatzes E8870 für Itanium-Prozessoren. Außerdem beliefert Rambus viele Industriepartner mit Know-how und geistigem Eigentum (so genannten IP-Cores) für PCI-Express-Chips.
Intel betont, dass bisher keine konkreten Produkte mit XDR-Speicher geplant seien, es gehe lediglich um die Evaluierung möglicher Einsatzfelder in zukünftigen Produkten.
XDR-Speicher kommt zurzeit vor allem in Verbindung mit dem Multi-Core-Prozessor Cell Broadband Engine in Produkten von Sony (Playstation 3) und IBM (Cell-Blades) sowie in Kombination mit DMD-Controllern von Texas Instruments für Beamer zum Einsatz. XDR-DRAMs liefern extrem hohe Datentransferraten auch beim Einsatz weniger Chips. Das bietet in einigen Anwendungsfällen Vorteile im Vergleich zu DDR- und GDDR-SDRAMs, die hohe Datentrensferleistungen erst bei paralleler Ansteuerung mehrerer Bauelemente erreichen; deshalb nutzen Highend-Grafikchips 384 bis 512 Datenleitungen zur Speicheranbindung, was aber auch das Auflöten von mindestens 12 beziehungsweise 16 GDDR-Speicherchips mit jeweils 32 Datensignalleitungen nötig macht. PC-Hauptspeicher ist heute meistens zweikanalig angebunden (2 × 64 Datensignalleitungen), in x86-Servern mit zwei Dual- oder Quad-Core-Prozessoren sind vier Kanäle, also insgesamt 256 Datensignalleitungen (plus 32 Leitungen für ECC-Informationen) üblich. Ein XDR2-Kanal kommt hingegen mit 8 oder 16 Datensignalleitungen aus und überträgt darüber mindestens 16 GByte/s – also etwa genauso viel wie zwei Kanäle mit PC2-8500-DIMMs aus DDR2-1066-Chips.
Über mögliche Einsatzziele von XDR2-DRAM bei Intel lässt sich nur spekulieren. Für Server dürfte sich XDR weniger gut eignen, denn hier geht es eher um möglichst hohe Kapazität als um höchste Geschwindigkeit – es kommen also typischerweise sehr viele Einzelchips zum Einsatz, die man auch parallel ansteuern kann.
Attraktiv könnte XDR-Speicher hingegen für extreme Multi-Core-Prozessoren wie Polaris oder Larrabee sowie für spezielle Copropzesoren sein, die nicht so sehr viel Speicherkapazität, aber möglichst hohe Datentransferraten ausnutzen könnten. Auch für hoch integrierte Kombi-Chips, die x86-Kerne, Grafikprozessor und Speichercontroller auf einem Die oder Multichip-Modul vereinen, würde sich XDR wohl eignen – genau so etwas plant Intel mit Moorestown im Jahr 2009 (ebenso wie übrigens Rambus-Lizenzinhaber AMD mit Fusion).
2000 war allerdings das Intel-Projekt Timna gescheitert, das die Kombination eines Grafik- und eines Hauptprozessors für Notebooks vorsah und mit RDRAM arbeiten sollte. Der damalige Projektleiter Mooly Eden war anschließend für die Entwicklung des Banias und des Yonah-Doppelkerns verantwortlich, also im Grunde für die Idee der Core-Mikroarchitektur, und ist heute Chef der Intel-Mobilsparte. Eden betont häufig, dass er aus den Fehlern bei Timna viel gelernt habe. (ciw)
