zurück zum Artikel

Texas Instruments hat auf einem Test-Chip besonders kleine SRAM-Speicherzellen mit 45-Nanometer-Strukturen belichtet.

Auf einer Entwickler-Konferenz hat der weltweit drittgrößte [1] Chiphersteller Texas Instruments (TI [2]) erste Ergebnisse zur 45-Nanometer-Immersions-Lithografie vorgestellt, die ab etwa Ende 2007 zur Großserienfertigung von Silizium-Halbleiter-Bauelementen zum Einsatz kommen soll. Auf dem 2006 Symposium on VLSI Technology [3] stellte TI-CTO [4] Hans Stork einen Testchip vor, auf dem mittels Immersions-Lithografie SRAM [5]-Speicherzellen mit einer Fläche von jeweils nur 0,24 Quadratmikrometern belichtet worden waren. Intel hingegen hatte im Januar [6] 45-nm-SRAM-Zellen mit einer Fläche von 0,346 Quadratmikrometern präsentiert.

[Update: TI will wie bei früheren Generationen mehrere 45-nm-Fertigungsvarianten anbieten, die auf hohe Performance oder minimalen Leistungsbedarf optimiert sind. Es sollen Low-k [7]-Dielektrika (relative Dielekrizitätszahl 2,5) zum Einsatz kommen. Als Optionen sollen Kristallgitter-Streckverfahren [8] möglich sein, erstmals will TI dabei SiGe einsetzen. Später will TI eventuell auch innovative Gate-Materialien anbieten, etwa Metall-Gates oder Silizid-Metall-Kombinationen. Auf kritische High-k [9]-Materialien möchte TI dabei lieber verzichten.]

Laut Stork trägt das Lithografieverfahren entscheidend zu den kleineren Strukturen der Bauelemente bei: Während Intel die für die aktuelle 65-Nanometer-Chipgeneration verwendeten Maschinen möglichst wenig modifizieren will und deshalb weiterhin "trocken" belichtet, setzt TI – wie viele andere Chipfirmen – beim 45-nm-"Node" auf Immersions-Lithografie [10]. Dabei nutzt man den Brechungseffekt von Wasser oder Spezialflüssigkeiten, indem man die Belichtung der Wafer [11] in einer Art Tauchbad durchführt. Der zusätzliche Prozessschritt steigert den ohnehin hohen Aufwand für die Chipfertigung.

Intel will die Immersions-Lithografie möglicherweise später nutzen, also bei der 32-nm-Fertigungstechnik – allerdings hatte Intel früher auch verkündet [12], dass man 32-nm-Strukturen im Jahre 2009 bereits mit extremem UV-Licht (EUV-Technik) erzeugen wolle [13].

Hans Stork sagte auf dem VLSI-Symposium auch, dass neben der Lithografietechnik auch andere technische Konzepte und Abwägungen zur kleineren Fläche der 45-nm-SRAM-Zellen von TI beigetragen hätten; sein Unternehmen stelle Chips vor allem für den Einsatz in mobilen Geräten her und würde tendenziell eher auf kleinere Strukturen (und damit Chip-Preise) sowie niedrigeren Energiebedarf hin optimieren, während Intel eher höhere Taktfrequenzen und schnelle Marktreife im Blick haben müsse. Intel will bereits Ende 2007 45-nm-Prozessoren in Großserie fertigen, bei TI soll die 45-nm-Produktion Mitte 2008 anlaufen – also ungefähr zu der Zeit, wo etwa auch AMD mittels Immersions-Lithografie in Großserie produzieren will [14].

Die Eigenschaften neuartiger Chipfertigungsverfahren werden gerne am Beispiel von SRAM-Zellen aus sechs Transistoren gezeigt (6T-SRAM). Diese Speicherzellen sind wichtige Bestandteile aktueller Computerprozessoren, denn aus ihnen bestehen deren Caches, also Pufferspeicher; 90-nm-Prozessoren wie der kommende Itanium-Doppelkern Montecito sollen 24 MByte L3-Cache und 2 MByte L2-Cache enthalten, wofür (inklusive ECC-Fehlerschutz) rund 245 Millionen SRAM-Zellen nötig sind, also bei 6T-SRAM rund 1,47 Milliarden Transistoren. (ciw [15])

URL dieses Artikels:
https://www.heise.de/-131543

Links in diesem Artikel:
[1] https://www.heise.de/news/Intel-bleibt-weiterhin-mit-grossem-Abstand-Halbleiter-Marktfuehrer-111305.html
[2] http://www.ti.com/
[3] http://www.vlsisymposium.org/index.html
[4] http://www.heise.de/glossar/entry/Chief-Technology-Officer-397709.html
[5] http://www.heise.de/glossar/entry/Static-Random-Access-Memory-395676.html
[6] https://www.heise.de/news/Intel-produziert-erste-45-nm-Chips-168869.html
[7] http://www.heise.de/glossar/entry/Dielektrikum-397125.html
[8] https://www.heise.de/news/AMD-will-neue-Silizium-Strecktechnik-in-90-Nanometer-Prozessoren-verwenden-121251.html
[9] https://www.heise.de/news/Intel-kuendigt-neue-Siliziumchip-Produktionstechnik-an-88015.html
[10] https://www.heise.de/news/Entwicklung-der-193-Nanometer-Immersions-Lithografie-im-Plan-132220.html
[11] http://www.heise.de/glossar/entry/Wafer-395564.html
[12] https://www.heise.de/news/IDF-Intel-haelt-sich-Optionen-fuer-Zukunfts-Chips-offen-109836.html
[13] https://www.heise.de/news/Intel-nimmt-die-weltweit-erste-EUV-Lithografie-Anlage-in-Betrieb-103121.html
[14] https://www.heise.de/news/AMD-Neuer-Mobilprozessor-Kern-kommt-Mitte-2007-129096.html
[15] mailto:ciw@ct.de

Copyright © 2006 Heise Medien