Texas Instruments sieht sich bei 45-Nanometer-Lithografie vorne [Update]
Texas Instruments hat auf einem Test-Chip besonders kleine SRAM-Speicherzellen mit 45-Nanometer-Strukturen belichtet.
Auf einer Entwickler-Konferenz hat der weltweit drittgrößte Chiphersteller Texas Instruments (TI) erste Ergebnisse zur 45-Nanometer-Immersions-Lithografie vorgestellt, die ab etwa Ende 2007 zur Großserienfertigung von Silizium-Halbleiter-Bauelementen zum Einsatz kommen soll. Auf dem 2006 Symposium on VLSI Technology stellte TI-CTO Hans Stork einen Testchip vor, auf dem mittels Immersions-Lithografie SRAM-Speicherzellen mit einer Fläche von jeweils nur 0,24 Quadratmikrometern belichtet worden waren. Intel hingegen hatte im Januar 45-nm-SRAM-Zellen mit einer Fläche von 0,346 Quadratmikrometern präsentiert.
[Update: TI will wie bei früheren Generationen mehrere 45-nm-Fertigungsvarianten anbieten, die auf hohe Performance oder minimalen Leistungsbedarf optimiert sind. Es sollen Low-k-Dielektrika (relative Dielekrizitätszahl 2,5) zum Einsatz kommen. Als Optionen sollen Kristallgitter-Streckverfahren möglich sein, erstmals will TI dabei SiGe einsetzen. Später will TI eventuell auch innovative Gate-Materialien anbieten, etwa Metall-Gates oder Silizid-Metall-Kombinationen. Auf kritische High-k-Materialien möchte TI dabei lieber verzichten.]
Laut Stork trägt das Lithografieverfahren entscheidend zu den kleineren Strukturen der Bauelemente bei: Während Intel die für die aktuelle 65-Nanometer-Chipgeneration verwendeten Maschinen möglichst wenig modifizieren will und deshalb weiterhin "trocken" belichtet, setzt TI – wie viele andere Chipfirmen – beim 45-nm-"Node" auf Immersions-Lithografie. Dabei nutzt man den Brechungseffekt von Wasser oder Spezialflüssigkeiten, indem man die Belichtung der Wafer in einer Art Tauchbad durchführt. Der zusätzliche Prozessschritt steigert den ohnehin hohen Aufwand für die Chipfertigung.
Intel will die Immersions-Lithografie möglicherweise später nutzen, also bei der 32-nm-Fertigungstechnik – allerdings hatte Intel früher auch verkündet, dass man 32-nm-Strukturen im Jahre 2009 bereits mit extremem UV-Licht (EUV-Technik) erzeugen wolle.
Hans Stork sagte auf dem VLSI-Symposium auch, dass neben der Lithografietechnik auch andere technische Konzepte und Abwägungen zur kleineren Fläche der 45-nm-SRAM-Zellen von TI beigetragen hätten; sein Unternehmen stelle Chips vor allem für den Einsatz in mobilen Geräten her und würde tendenziell eher auf kleinere Strukturen (und damit Chip-Preise) sowie niedrigeren Energiebedarf hin optimieren, während Intel eher höhere Taktfrequenzen und schnelle Marktreife im Blick haben müsse. Intel will bereits Ende 2007 45-nm-Prozessoren in Großserie fertigen, bei TI soll die 45-nm-Produktion Mitte 2008 anlaufen – also ungefähr zu der Zeit, wo etwa auch AMD mittels Immersions-Lithografie in Großserie produzieren will.
Die Eigenschaften neuartiger Chipfertigungsverfahren werden gerne am Beispiel von SRAM-Zellen aus sechs Transistoren gezeigt (6T-SRAM). Diese Speicherzellen sind wichtige Bestandteile aktueller Computerprozessoren, denn aus ihnen bestehen deren Caches, also Pufferspeicher; 90-nm-Prozessoren wie der kommende Itanium-Doppelkern Montecito sollen 24 MByte L3-Cache und 2 MByte L2-Cache enthalten, wofür (inklusive ECC-Fehlerschutz) rund 245 Millionen SRAM-Zellen nötig sind, also bei 6T-SRAM rund 1,47 Milliarden Transistoren. (ciw)
