Texas Instruments senkt Stromverbrauch von Chips dramatisch

Auf dem in Honolulu/Hawaii stattfindenden VLSI-Symposium wollen Forscher von Texas Instruments über ihre Erfolge auf dem derzeit wichtigsten Problemfeld der Chip-Technologie berichten: dem Stromverbrauch der Chips. TI konnte mit einer neuen Powermanagement-Technik für den 65-nm-Prozess die gefürchteten Leckströme im Idle-Modus massiv reduzieren und trotzdem dank Strained Silicon die Performance um 35 Prozent steigern.

Bis zu Faktor 1000, erklärt TI, habe man mit Verbesserungen bei der Herstellung und im Schaltungsdesign an Einsparung herausholen können. Retention Mode Bias Condition so heißt das Zauberwort, das in erster Linie bei SRAMs für das Stromsparen zuständig ist. Der Datenhalte-Leckstrom der SRAM-Zellen soll nur 2pA pro Bit betragen.

Hilfreich ist hierbei auch eine deutliche Verkleinerung der aus sechs Transistoren aufgebauten SRAM-Zellen auf nur noch 0,5 Mikrometer. Hinzu kommt eine dynamische Powermanagement-Technik, die im aktiven Betrieb lastabhängig die Betriebsspannung reguliert -- analog zu den SpeedStep-, PowerNow oder LongRun-Verfahren der Konkurrenz. Diese SmartReflex genannte Technik hatte TI schon Anfang des Jahres für zukünftige Chips für die drahtlose Kommunikation vorgestellt. Ferner hat TI nach eigenen Aussagen den Prozess mit gestrecktem Silizium (Strained Silicon) verfeinert. Der soll sich dadurch auszeichnen, das weniger Silizium-Germanium als bei der IBM- oder Intel-Konkurrenz nötig ist und sich auch kleinere effektive Gate-Längen erzielen lassen. TI will auf dem Symposium demonstrieren, dass sich damit die erzielbare Performance um 35 Prozent erhöhen lässt. (as)