IEDM: AMD und IBM berichten über ihren 45-Nanometer-Prozess

Anlässlich der Halbleiterchip-Konferenz IEDM präsentieren AMD und IBM einige Details ihrer kommenden gemeinsamen 45-Nanometer-Fertigungstechnik.

In Pocket speichern vorlesen Druckansicht 36 Kommentare lesen
Lesezeit: 1 Min.

Seit dem gestrigen Montag treffen sich die Chip-Entwickler wieder zum 2006 International Electron Devices Meeting (IEDM 2006) im Hilton San Francisco. Hier verraten etwa AMD und IBM weitere Details ihrer gemeinsam entwickelten 45-Nanometer-Fertigungstechnik, die ab Mitte 2008 zum Großserien-Einsatz kommen soll. Anders als etwa Intel wollen AMD und IBM mit Immersions-Lithografie arbeiten; besonders erwähnenswert finden die Partner ihr "Ultra-Low-k"- (ULK-)Dielektrikum aus Organosilikatglas (SiCOH-OSG), das einen relativen Dielektrizitätskoeffizienten von 2,4 erreichen soll. Dieses Dielektrikum soll mittels einer Plasma-unterstützten Abscheidetechnik (Plasma Enhanced Chemical Vapor Deposition, PECVD) im Back-End-Of-The-Line- (BEOL-)Prozess der Chipfertigung erzeugt werden und sehr gut verträglich mit dem Gehäusematerial sein.

Die Low-k- und ULK-Dielektrika isolieren die aus Kupfer hergestellten Leiterbahnen moderner Halbleiterbauelemente elektrisch und chemisch vom Silizium-Substrat; anders als das früher verwendete Aluminium "vergiftet" Kupfer das als Isolator zuvor übliche Silziumoxid. Wegen seiner elektrischen und thermischen Vorteile setzt man aber heute dennoch durchweg Kupfer als "Interconnect"-Material ein.

Auch Forscher von NEC Electronics sprechen auf der IEDM über eine neuartige Fertigungstechnik für ein ULK-Dielektrikum; ihr Molecular-Pore-Stacking- (MPS-)SiOCH-Dünnfilm soll einen k-Wert von 2,45 erreichen. Im vergangenen Jahr bereits hatte NEC die Technik für den 45-nm-Node vorgestellt, nun zeigen sie ihre Ergebnisse für die 32-Nanometer-Technik. (ciw)