Intel reduziert Leckströme der Caches, AMD die Leistungsaufnahme der CPUs

Auf dem IEEE International Electron Devices Meeting (IEDM) diskutieren die Forschungsabteilungen der wichtigen Halbleiterfirmen dieser Tage wieder neue Verfahren. Auch die Themen der für Februar geplanten IEEE International Solid-State Circuits Conference (ISSCC) stehen bereits fest.

Intel überlegt anscheinend wieder einmal, die Leckströme ihrer Prozessoren mit Sleep-Transistoren zu begrenzen. Bei 65-Nanometer-Chips aus dem Ultra-Low-Power-Prozess könnten diese im Idle-Modus ganze SRAM-Zellen (Cache) von der Versorgungsspannung abtrennen. Das soll den Leckstrom um mehr als den Faktor 1000 reduzieren.

AMD und IBM wollen mit zwei neuen Fertigungstechniken rund um gestrecktes Silizium die Stromaufnahme ihrer 65-nm-Prozessoren senken. Strecken verändert die Gitterstruktur der Siliziumschichten und erhöht die Elektronenbeweglichkeit. Das kann unter Umständen den Stromhunger eines Chips senken.

Bei dem nun vorgestellten Verfahren namens "embedded silicon germanium" legt man rund um einen P-Transistor einen Graben an und füllt ihn mit Germanium. Durch die verschiedenen Gitterkonstanten der beiden Materialien streckt sich das Silizium. Desweiteren soll ein Stress-Memorization-Verfahren für NMOS-Transistoren vorgestellt werden. Da PMOS-Transistoren positiv geladene "Löcher" transportieren, möchte man bei ihnen die Atomdichte erhöhen (Stauchung). Bei NMOS-Transistoren, die negativ geladene Elektronen leiten, ist es genau umgekehrt (Streckung).

Bislang hatte AMD beim Thema "strained silicon" mit AmberWave zusammengearbeitet, die Kooperation aber mittlerweile auf Grund von Fertigungsproblemen gekündigt. Um diese Technologie ranken sich auch einige Patentstreitigkeiten.

Aber auch kleinere Firmen stellen auf den Konferenzen neue Verfahren vor. T-RAM Semiconductor wird auf der IEDM ein Konzept für DRAM-Speicher präsentieren, das ohne Kondensatoren arbeitet. Dabei kommen so genannte Thin Capacitively-coupled Thyristors (TCCT) zum Einsatz. Die Zellen sollen sehr klein sein und in weniger als 2 ns auszulesen und beschreibbar sein. T-RAM machte bereits früher mit platzsparenden Speicherkonzepten auf sich aufmerksam. (bbe)