IDF: PCIe-Erweiterung für Coprozessoren
Zusammen mit IBM und etlichen Industriepartnern hat Intel den Vorschlag Geneseo ausgearbeitet, um PCIe für Beschleuniger und Coprozessoren zu optimieren.
Geneseo, so heißt ein Vorschlag, den Intel zusammen mit IBM und etlichen Industriepartnern ausgearbeitet hat, um PCIe für Beschleuniger und Coprozessoren zu optimieren. Geneseo, das auf dem Intel Developer Forum vorgestellt wurde, soll weniger Overhead im Signal-Protokoll und der Synchronisation aufweisen, schnellere Speicherzugriffe ermöglichen und Powermanagement mit dynamischer Frequenz- oder Spannungsumschaltung bieten.
Der Vorschlag soll als offener Standard in die PCI Special Interest Group PCISIG eingebracht werden. Die PCISIG wird dann auch darüber entscheiden, ob das von Intel als Option vorgesehene Cache-Kohärenz-Protokoll mit verabschiedet wird.
Geneseo kann man als eine Konkurrenz-Entwicklung zu AMDs Torrenza sehen, das auf HyperTransport aufbaut. Dennoch findet man unter den Firmen, die bereits Unterstützung für Geneseo angemeldet haben (darunter Adaptec, Broadcom, Dell, HP), auch den AMD-Partner Sun.
Siehe zum Intel Developer Forum in San Francisco auch: (as)
