Rennen um schnellsten Transistor geht weiter
Nachdem Intel vor zwei Wochen Transistoren mit einer Transitfrequenz von 2,3 Terahertz (0,38 ps Gate Delay) vorgestellt hatte, kartet die Konkurrenz im Vorfeld der IEDM-Konferenz jetzt nach.
Nachdem Intel vor zwei Wochen Transistoren mit einer Transitfrequenz von 2,3 Terahertz (0,38 ps Gate Delay) vorgestellt hatte, kartet die Konkurrenz jetzt nach. Nach US-Medienberichten will AMD auf der Fachtagung IEDM, die am Sonntag begonnen hat, CMOS-Transistoren mit einer Gate-Länge von 15-Nanometer präsentieren, die ein Gate-Delay von 0,3 ps -- entsprechend einer Transitfrequenz von 3,33 Terahertz -- aufweisen. Die Technologie soll 2009 marktreif sein.
Auch IBM will nicht zurückstehen und zeigt so genannte Double-Gate-Transistoren (Bild). Technische Daten zu den Transistoren gab IBM noch nicht bekannt, aber die Forschungsabteilungen der großen Chiphersteller arbeiten schon seit Jahren intensiv an ähnlichen Konzepten. Mit Double-Gate-Transistoren lassen sich die so genannten Kurzkanaleffekte aktiv unterdrücken. Diese Transistoren steuern den Kanalbereich von zwei Seiten. Sie sind aber leider nur mit erheblich erhöhtem Aufwand herzustellen, da das zweite Gate sehr schwer selbstjustiert zu realisieren ist. Wissenschaftler der Universität Berkeley hatten Ende 1999 mit der so genannten FinFET-Technologie vertical double Gate SOI-MOSFETs und unter Einsatz von Elektronenstrahl-Lithografie mit einer Gate-Länge von nur 18 Nanometern fertigen können.
Neben den Double-Gate-Transistoren wollen die IBM-Ingenieure auf der IEDM einen 2-Terahertz-Transistor, die mit 1,8 Quadratmikrometer bisher kleinste SRAM-Zelle und das erste Paper über Nanoröhrchen-Transistoren präsentieren. (wst)
