ISSCC: IBM sucht Zukunft in Embedded-Systemen

Produktionsmanager Nick Donofrio vom Computerkonzern IBM gab den Ton für den traditionsreichen Chip-Kongress International Solid Sate Circuit Conference (ISSCC) vor: Embedded-Systeme werden Entwicklung und Markt gleichermaßen vorantreiben. Als einen der Hauptfaktoren für die wachsende Bedeutung von systemintegrierten Chips hat Donofrio die wachsende Komplexität ausgemacht. Wo Entwicklungskosten und -zeiträume exponenziell ansteigen, müssen neue Anwendungen künftig zunehmend auf der Softwareebene gelöst werden. Hardware-Ingenieure hätten vor allem für den gleichbleibenden Anstieg der Rechenleistung pro Watt und steigende Speicherdichten zu sorgen.

Auch bei absehbaren Begrenzungen von Moore's Law (die Verdoppelung der Transistordichte im 18- bis 24-Monatstakt) erwartet Donofrio, dass durch den Einsatz neuer Materialien und Bausteinstrukturen das befürchtete Limit noch um einige Chip-Generationen hinausgeschoben werden kann. Dazu gehören Variationen der Substratmaterialien ebenso wie high-k-Dielektrika beim Gatter- und low-k-Dieelektrika beim Interconnect-Bau. Dazu kommen wohl auch neue Bausteintopologien, wie sie IBMs Forschung mit FinFET und dreidimensionalen Transistorstrukturen favorisiert.

Trotzdem könnte die weitere Verkleinerung der CMOS-Strukturen allein nicht die erwarteten stetigen Leistungs- und Funktionsverbesserungen liefern. Hier müssten neue Memory- und Storage-Techniken die Prozessorentwicklung ergänzen. Eine zentrale Rolle sieht Donofrio hier für magnetische RAM-Chips (MRAMs), die sowohl SRAMs (weil billiger und stromsparender) als auch Flash-Speichern (wegen kürzerer Latenzzeiten) schon bald den Rang ablaufen sollen.

Nicht zufällig schloss Donofrio hier IBMs experimentellen Millipede-Speicher als richtungsweisend ein. Die von IBM vorangetriebene Nanofabrikation werde neue Möglichkeiten für Speichersysteme von höchster Dichte eröffnen, glaubt der Elektronikveteran. Eine Festplatte gleichsam auf einem Chip zu platzieren sei in nicht allzu weiter Ferne.

Ein massiver Anstieg der Performance pro Anwendungs-Thread sei allerdings nur mit einer weitaus höheren Zahl von CPU-Kernen pro Chip zu erreichen. Dies wiederum führe zu bisher ungeahnten Bandbreiteanforderungen in der Inter-Chip-Kommunikation. Die Signalgeschwindigkeiten im Off-Chip-Bereich werden daher schon bald die internen Frequenzen der CPUs übertreffen, glaubt Donofrio. Sein Ausblick für die nächsten 5 bis 6 Jahre: Mit massiv-parallelen Cores sei "ein Teraflop-Multiprozessor mit Terabyte-Bandbreite machbar -- und das zu marktfähigen Kosten". (Erich Bonnert) / (jk)