zurück zum Artikel

2009 sollen 25-Watt-Prozessoren für schlanke Notebooks kommen, 2010 ein Quad-Core für Mobilrechner, ab 2011 will AMD 32-Nanometer-Prozessoren liefern - und erst dann die ersten CPU-GPU-Kombiprozessoren.

Im Vergleich zu den komplizierten Präsentationsfolien vom letztjährigen [1] Financial Analyst Day hat AMD die Prozessor-Roadmaps für die Jahre 2009, 2010 und 2011 drastisch vereinfacht. Anscheinend sind aber nicht alle CPU-Varianten dargestellt, denn höchstwahrscheinlich will AMD auch 2009 noch Dual-Core-Prozessoren für Desktop-Rechner fertigen, doch die fehlen in der Grafik. Deneb, einen 45-nm-Quad-Core mit 4× 512 KByte L2-Cache [2] und 6 MByte L3-Cache, also (abgesehen vom L1-Cache) insgesamt 8 MByte Cache, hat AMD als Phenom II X4 bereits angekündigt [3]. Die Variante Propos (im letzten Jahr noch Propus) genannt, hat ebenfalls vier Kerne, aber keinen L3-Cache, also insgesamt 2 MByte Cache. Beide CPU-Versionen sollen wohl im AM2+-kompatiblen [4] AM3-Gehäuse erscheinen.

Deneb und Propos will AMD auch im Jahr 2010 ausliefern; das könnte bedeuten, dass AMD die Taktfrequenzen deutlich über die zunächst als Maximum erwarteten 3 GHz hinaus steigern will, um lukrative Preise gegen den Konkurrenten Intel durchsetzen zu können. Nach Informationen der EETimes [5] belegt der mit dem Shanghai-Opteron weitgehend identische 45-nm-Phenom 253 Quadratmillimeter Chipfläche und liegt damit zwischen einem Quad-Core aus zwei von Intels Penryn-Kernen (214 Quadratmillimeter) und einem Core i7 (263 Quadratmillimeter), die Intel aber auf billigeren "Bulk-Silicon"-Wafer [6]n herstellt.

Erst 2011 soll der 32-Nanometer-Prozessor Orochi mit mehr als vier Kernen den Phenom II X4 in High-End-Desktop-PCs ablösen. Im gleichen Jahr sollen die ersten der ursprünglich einmal für "frühestens 2008 [7]" angekündigten Fusion-Kombiprozessoren erscheinen, bei denen CPU- und GPU [8]-Kerne auf einem Chip (oder als System-on-Chip in einem Gehäuse [9]) sitzen. Fusion bleibt damit zunächst ein Name für ein Konzept [10], zu dem auch "ausgewogene" PC-Plattformen aus diskreten Komponenten oder mit Chipsatzgrafik gehören. Möglicherweise kommen Intels Systems-on-Chip (Havendale/Auburndale [11]) dann deutlich früher [12] als die nun von AMD unter den Codenamen Llano (4 Kerne plus GPU, Desktop-PC und kräftige Notebooks) und Ontario (2 Kerne plus GPU für schlanke Mobilrechner und Mini-Notebooks) angekündigten Kombiprozessoren.

Für Notebooks will AMD 2009 und 2010 jeweils zwei neue Prozessoren vorstellen. Bei Caspian scheint es sich schlichtweg um einen 45-nm-"Shrink" des aktuellen Turion Ultra (Griffin) zu handeln, er erscheint mit der Plattform namens Tigris im zweiten Halbjahr 2009. Conesus ist noch ein 65-nm-Prozessor, der aber mit weniger als 25 Watt TDP [13] auskommen soll und in einem Ball-Grid-Array-(BGA-)Gehäuse zum direkten Auflöten auf das Mainboard besonders kompakter Notebooks steckt. Diese Plattform heißt Yukon und soll im ersten Halbjahr 2009 starten.

2010 ist dann der erste mobile Quad-Core von AMD eingeplant (Champlain); die sparsameren BGA-Chips führt AMD dann mit Geneva weiter, beide sollen DDR3-SDRAM anbinden. 2011 kommt dann die erwähnte Ontario-Ablösung mit 32-nm-Strukturen im BGA-Gehäuse.

Die Ankündigung der Kombiprozessoren erst für die 32-nm-Chipgeneration im Jahr 2011 passt zu früheren Spekulationen, wonach diese Prozessoren nicht von Auftragsfertigern wie TSMC oder UMC, sondern von AMD selbst [14] gefertigt werden sollen – aber eben vom bis dahin abgespaltenen AMD-Fertigungszweig [15] und möglicherweise auf billigerem "Bulk Silicon" statt auf SOI-Wafern [16]. Die CPU-Kerne in Llano und Ontario sollen dann zur Bulldozer-Generation gehören – auch diese Information passt zu früheren Spekulationen [17]. Nicht genau geklärt ist, ob AMD dann die einstmals angekündigten SSE5-Befehlssatzerweiterung [18] einbaut oder doch auf Intels Advanced Vector Extensions (AVX) setzt, die 2010 mit Sandy Bridge debütieren sollen [19]. Bis 2011 muss AMD das Cross-Licensing-Abkommen mit Intel neu aushandeln [20], davon dürfte auch die Entscheidung zwischen SSE5 und AVX abhängen. Intels kommende Ct-Compiler [21] (C for Throughput Computing) sollen Larrabee [22]-Grafikchips als Co-Prozessoren einbinden und später AVX-Prozessoren nutzen. (Erich Bonnert) / (ciw [23])

URL dieses Artikels:
https://www.heise.de/-216803

Links in diesem Artikel:
[1] https://www.heise.de/news/AMD-will-2008-wieder-Geld-verdienen-170505.html
[2] http://www.heise.de/glossar/entry/Cache-395216.html
[3] https://www.heise.de/news/AMD-will-45-nm-Prozessoren-fuer-Desktop-Rechner-erst-2009-liefern-216737.html
[4] https://www.heise.de/news/Kommende-AMD-AM3-Prozessoren-sollen-auf-vielen-AM2-Mainboards-laufen-216795.html
[5] http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=212002243
[6] http://www.heise.de/glossar/entry/Wafer-395564.html
[7] https://www.heise.de/news/AMD-entwickelt-integrierten-CPU-GPU-Chip-118827.html
[8] http://www.heise.de/glossar/entry/Graphics-Processing-Unit-395608.html
[9] https://www.heise.de/news/AMD-Kombichip-aus-GPU-und-CPU-auch-als-Multichip-Modul-denkbar-167313.html
[10] https://www.heise.de/news/AMD-Fusion-heisst-jetzt-Fusion-206005.html
[11] https://www.heise.de/news/IDF-Intel-konkretisiert-Nehalem-Plaene-197498.html
[12] https://www.heise.de/news/Potente-CPU-GPU-Kombiprozessoren-erst-2010-203585.html
[13] http://www.heise.de/glossar/entry/Thermal-Design-Power-397869.html
[14] https://www.heise.de/news/AMD-plant-Produktion-des-Fusion-Prozessors-in-Dresden-212140.html
[15] https://www.heise.de/news/AMD-gruendet-The-Foundry-Company-und-baut-Fab-4X-209895.html
[16] https://www.heise.de/news/Nvidia-tritt-der-Silicon-on-Insulator-Industrievereinigung-bei-187842.html
[17] https://www.heise.de/news/AMD-aendert-Planung-fuer-den-CPU-GPU-Fusions-Chip-192665.html
[18] https://www.heise.de/news/AMD-Neue-SSE-Befehle-ab-2009-169132.html
[19] https://www.heise.de/news/Intel-gibt-neue-Details-zu-zukuenftigen-Prozessoren-bekannt-191091.html
[20] https://www.heise.de/news/AMD-Aufspaltung-Intel-hat-ernste-Fragen-210095.html
[21] http://techresearch.intel.com/articles/Tera-Scale/1514.htm
[22] https://www.heise.de/news/Hot-Chips-Details-zum-Ringbus-von-Larrabee-200035.html
[23] mailto:ciw@ct.de

Copyright © 2008 Heise Medien