IBM kündigt 90-Nanometer-Fertigungstechnik an

In der zweiten Jahreshälfte will IBM Entwurfswerkzeuge für den neuen Cu-08-Fertigungsprozess für Halbleiter mit 90-Nanometer-Strukturen herausgeben. Die neue Technik soll Chips mit mehreren Hundert Millionen Transistoren und bis zu 72 Millionen Logik-Gattern ermöglichen.

Weitere Kennzahlen sind eine minimale Versorgungsspannung von unter 1 Volt (0,7 bis 1,3 Volt), was die Leistungsaufnahme der Bauelemente senkt. Der Energiehunger lässt sich mit so genannten "Voltage Islands" (Spannungsinseln) weiter senken: Verschiedene Bereiche des Chips arbeiten dabei mit unterschiedlichen Betriebsspannungen und lassen sich bei Nichtbenutzung separat in einen Standby-Modus versetzen.

Bis zu acht Kupfer-Metalllagen sind möglich, als Isolator und Diffusionsbarriere zum Silizium kommen kapazitätsarme Low-K-Dielektrika zum Einsatz.

Entwurfsbibliotheken für integrierten Speicher (Embedded DRAM und SRAM) ermöglichen, den Logikschaltungen auf dem Chip Speicher zur Seite zu stellen. Dieser lässt sich mit hohen Taktfrequenzen betreiben und mit sehr breiten Datenpfaden anbinden, etwa als Cache-Speicher. Für die bis zu 73 MBit Embedded DRAM pro Chip kommen die Platz sparenden Trench- (Graben-)Kondensatoren zum Einsatz, die IBM und Infineon (und Toshiba) auch bei reinen DRAMs nutzen.

IBM zielt mit dem neuen Fertigungsprozess vor allem auf Bausteine für die (drahtlose) Kommunikationstechnik. Einer der ersten Anwender der neuen Chips soll der Netzwerk-Hardwarespezialist Cisco sein. Es sind fertige Prozessorkerne wie IBMs PowerPC und ARM als Lizenz verfügbar.

Ab dem kommenden Jahr wollen Intel und etwas später auch AMD Prozessoren mit 90-Nanometer-Strukturen fertigen. Auch Infineon, Samsung Electronics, NEC und TSMC und andere Chipfirmen haben 100- und 90-Nanometer-Prozesse in der Pipeline. (ciw)