Nächste Atom-Generation mit Shared Cache
Auf chinesischen Webseiten veröffentlichte Präsentationen zeigen das Blockschaltbild eines Systems on Chip (SoC) aus der 22-nm-Fertigung mit bis zu vier Silvermont-Kernen, von denen sich je zwei den L2-Cache teilen.
(Bild:Â Intel)
Erst Ende 2013 will Intel nach jetzt aufgetauchten Informationen Entwicklermuster des 22-Nanometer-System-on-Chip Valleyview ausliefern. Der Chip bildet den wesentlichen Teil der Plattform Bay Trail, die je nach Kern-Anzahl und Taktfrequenz sowohl die bisherige Netbook- und Nettop-Plattform Cedar Trail beerbt (Atom N2000/D2000) als auch die glĂĽcklose Tablet-Plattform Oak Trail (Atom Z600) sowie teilweise die Embedded-Systems-Plattform Queensbay (Atom E600, Tunnel Creek).
Die teilweise chinesisch beschrifteten Präsentationsfolien, die von der Baidu-Webseite verschwunden sind, aber etwa noch bei Mydrivers.com zu finden sind, werfen allerdings einige Fragen auf. So werden die aktuellen Atoms für Smartphones (Z2460) und Windows-8-Tablets (Z2760, Clover Trail) nicht erwähnt. Intel-CEO Paul Otellini hatte versprochen, die Entwicklungsgeschwindigkeit bei der Atom-Familie deutlich zu steigern, um besser gegen ARM-SoCs konkurrieren zu können. Die 22-nm-Atom-Generation mit Silvermont-Kernen war für 2013 versprochen worden, doch Valleyview zielt anscheinend eher auf 2014. Dann wollte Intel eigentlich schon Airmont (14 nm) bringen. Doch die jetzt aufgetauchten Präsentationsfolien zeigen vielleicht nur einen Teil der geplanten Silvermont-Produkte – auch von Server-Versionen ist darauf nichts zu sehen, obwohl ECC-Speicherschutz erwähnt wird. Der könnte aber etwa auch für sicherheitskritische Applikationen im Automotive-Bereich sinnvoll sein.
Die Valleyview-SoCs sollen jedenfalls in vielen verschiedenen Versionen mit unterschiedlicher Leistungsaufnahme, Taktfrequenzen und Kern-Anzahlen kommen, auch die integrierten Southbridge-Funktionen (bis zu 4 PCIe-2.0-Lanes, 1 oder 2 SATA-II-Ports, USB 2.0/3.0) variieren sowie die RAM-Anbindung: Bis zu 8 GByte DDR3-SDRAM sind demnach vorgesehen, doch auch sparsamere Versionen mit einem einzigen 32-Bit-Kanal für LPDDR2-oder LPDDR3-SDRAM, das im Standby besonders wenig Strom schluckt. LPDDR-Speicher scheint bei Windows 8 für Connected Standby nötig zu sein.
Die Valleyview-Varianten tragen je nach Einsatzziel Zusatzbuchstaben, etwa Valleyview-I für Embedded Systems und Automotive, Valleyview-M für Netbooks (Mobile), -D für Nettops (Desktop) und -T für Tablets. Die letzte Variante ist kleiner und hat nur einen LPDDR-Speicherkanal, aber ein Interface für einen Kamerasensor (MIPI DSI). Massenspeicher lässt sich hier via eMMC-Port anschließen.
Je zwei der überarbeiteten Atom-Kerne teilen sich 1 MByte L2-Cache. Obwohl damit die Cache-Menge pro Core gleich bleibt, verspricht der Shared Cache höhere Performance, weil zwei Kerne beim Multi-Threading besser kommunizieren können oder auch ein einzelner Thread mehr als 512 KByte nutzen kann. Auch AMD plant für Jaguar Shared Caches, will allerdings sogar mit AVX vorpreschen sowie mit AES-Befehlen, die Intel den meisten Atoms verwehrt. Bei den Valleyview-Atoms ist aber angeblich auch eine "Secure Boot"-Einheit dabei – unklar, ob damit die bisherige Smart & Secure Technology gemeint ist, zu der auch eine AES-Einheit zählt.
Die eingebaute "Generation 7"-GPU des Valleyview-Atom soll einen Leistungssprung um den Faktor vier bis sieben im Vergleich zur unter Windows 7 lahmen PowerVR-GPU der 32-nm-Atoms schaffen. Es wird spekuliert, dass Intel dabei auf eigene GPU-Technik der 22-nm-Generation setzt, also auf "abgespeckte Haswell-Technik". Jedenfalls verspricht Intel auch 64-Bit-Windows-Treiber. Manche Funktionen sollen aber anscheinend nur mit Windows 8 nutzbar sein. Verwirrend sind auch die Angaben zum HD-Video-Encoding – den Decoder VXD392 liefert anscheinend weiterhin Imagination Technologies zu. (ciw)
