IEDM: Alle sprechen über 45-nm-Fertigungstechnik
Alle großen Halbleiter-Bauelemente-Hersteller berichten auf der IEDM über ihre 45-nm-Prozesse.
Die Chip-Sparten der drei japanischen Firmen NEC, Sony und Toshiba, die zusammen mehr Umsatz erzielen als Samsung, die Nummer 2 im Welt-Halbleitermarkt, haben ihre gemeinsam entwickelte 45-Nanometer-Fertigungsplattform auf der IEDM vorgestellt. Der vierte Bündnispartner Renesas wurde allerdings in der Meldung nicht erwähnt.
NEC, Sony und Toshiba entwickeln zwei 45-nm-Fertigungsprozesse gleichzeitig, nämlich einen für Standard-Bauelemente und einen für besonders stromsparende Chips. Die Plattform – also etwa die Entwicklungsbibliotheken – für den Standard-Prozess soll bereits stehen, die andere Anfang 2007 folgen.
Das japanische Konsortium gibt einen neuen Flächen-Rekord für 6T-SRAM-Speicherzellen bekannt, ihre 45-nm-Zelle soll lediglich 0,248 Quadratmikrometer belegen; Intel hatte für den P1266 0,346 Quadratmikrometer genannt, UMC 0,25 Quadratmikrometer, aber Texas Instruments lediglich 0,24 Quadratmikrometer.
Auch NEC, Sony und Toshiba nutzen Kristallgitter-Verspannungstechniken, um die Beweglichkeit der Ladungsträger zu steigern; im NMOS-Teil kommen ein "High Stress Tensile Liner" sowie die "Stress Memorization Technique" zum Einsatz, bei PMOS ein "High Compressive Liner" sowie "Embedded Silicon Germanium" (eSiGe). Die poröse Low-k-Isolierschicht für die Kupfer-Interconnects soll eine relative Dielektrizitätszahl von 2,7 erreichen sowie eine effektive Lebensdauer von 15 Jahren.
Auch eine andere Fertigungs-Allianz, nämlich die zu Crolles2 zusammengeschlossenen Firmen STMicroelectronics, NXP (früher Philips) und Freescale (früher Motorola), stellte auf der IEDM ihre 45-nm-Fertigungstechnik vor. Diese drei Firmen setzen zusammen sogar etwas mehr um als NEC, Sony und Toshiba. Ihre Low-Cost-Low-Power-Platform soll im vierten Quartal 2007 erste Muster liefern. Hier soll die Dielektrizitätszahl des Low-k-Films bei 2,5 liegen.
Es zeigt sich immer deutlicher, dass außer Intel alle anderen Hersteller bei der 45-nm-Technik auf Immersions-Lithografie setzen. So will Intel deutlich vor allen anderen die Skalierungs-Vorteile der 45-nm-Technik nutzen können.
Siehe zum diesjährigen Halbleiterkongress IEDM auch:
- Mikromechanischer Speicherchip
- Nanoröhrchen-Verstärkerschaltung
- Großserien-Fertigungstechnik für ultradünne Chips
- Chip-Stapel für noch mehr Speicherkapazität
- AMD und IBM berichten über ihren 45-Nanometer-Prozess
(ciw)
