450-Millimeter-Wafer kommen wohl frühestens 2012

Seit einigen Jahren verarbeiten Halbleiter-Chipfabriken Siliziumscheiben mit 30 Zentimetern Durchmesser, die Industrie plant nun den nächsten Schritt.

In Pocket speichern vorlesen Druckansicht 85 Kommentare lesen
Lesezeit: 3 Min.

Die "Economies of Scale", also die Senkung der Stückkosten durch Steigerung der Stückzahlen und Optimierung der Produktionsmittel, sind in der vergleichsweise jungen Halbleiter-Industrie eine starke Kraft. Kaum eine Branche investiert kontinuierlich so hohe Beträge in neue Fertigungsverfahren und Produktionsanlagen. Auf die Kosten der Halbleiterbauelementeproduktion haben zwei technische Faktoren besonders starken Einfluss: Die ständige Verkleinerung der Strukturgrößen (für CMOS-Logik-Schaltungen gilt dabei das berühmte Gesetz des Intel-Mitgründers Gordon Moore) und das Flächenwachstum der Silizium-Wafer, auf denen die Bauelemente entstehen.

Etwa seit der Jahrtausendwende sind Anlagen zur Verarbeitung von 300-Millimeter-Wafern entstanden, auf denen viele der heute meistverkauften Chips wie Mikroprozessoren, DRAM- und Flash-Speicherchips entstehen. Viele Fabs verarbeiten aber heute auch noch Siliziumscheiben mit 200 Millimetern Durchmesser und darunter.

Ein Industriegremium namens International Technology Roadmap for Semiconductors (ITRS) koordiniert die technische Fortenwicklung der Halbleiter-Chipfertigungstechnik; viele der schon in wenigen Jahren erforderlichen Anlagen und Maschinen müssen ja erst noch fertig entwickelt werden. Der ebenfalls ITRS genannte "Fahrplan" (hier der Jahrgang 2005) erleichtert den beteiligten Firmen (Chip-Hersteller, Wafer-Produzenten, Anlagenbauer, Fabrikausrüster, Lieferanten von Fotolacken und Masken, Programmierern von Chip-Design-Software) die Koordination ihrer Arbeiten.

In der "Executive Summary" der ITRS 2005 hatten die Autoren den Zeitplan zum Umstieg auf 450-Millimeter-Wafer verschärft: Statt im Jahr 2015 sollen die größeren Scheiben nun bereits 2012 zum Einsatz kommen, also in knapp 6 Jahren und noch vor der allgemeinen Einführung der 32-Nanometer-Fertigungstechnik (die Intel bereits 2009 nutzen will). Die ITRS begründet das unter anderem damit, dass man mit dem Moore'schen Gesetz Schritt halten müsse. Historisch sei die Einführung größerer Wafer alle 9 bis 11 Jahre erfolgt; bereits mit dem Ziel 2012 liege man um ein Jahr hinter diesem Erfahrungswert, weshalb nun verstärkte Anstrengungen nötig seien, um wenigstens 2012 als Termin halten zu können.

Auf der gestrigen ITRS-Tagung im taiwanischen Technologiepark Hsinchu sorgte der 450-mm-Wafer-Zeitplan nach Informationen der DigiTimes für Diskussionen. Die ITRS hält am Ziel 2012 fest, doch Skeptiker wenden ein, dass die 300-mm-Fabs zurzeit lediglich 25 Prozent der weltweiten Fertigungskapazität ausmachen; über den sehr teuren Umstieg müsse man erst dann reden, wenn der 300-mm-Anteil 80 Prozent erreicht habe.

300-mm-Wafer bieten die 2,25-fache Fläche von 200-mm-Scheiben; weil weniger Verschnitt anfällt, passen etwa 2,4-mal so viele Dice gleicher Größe auf die größeren Wafer. Bezogen auf einen einzelnen Baustein soll die Herstellung auf 300-mm-Wafern etwa 30 Prozent billiger sein und weniger Energie und Wasser benötigen als die Fertigung auf 200-mm-Wafern. Mit dem Umstieg auf die 300-mm-Wafer wurden auch neue automatisierte Handhabungstechniken für die deutlich schwereren und potenziell wertvolleren Scheiben eingeführt. (ciw)