Intel verschiebt nächste Itanium-Generation Montecito
Der nächste, unter dem Codenamen Montecito entwickelte Itanium-Prozessor verzögert sich um einige Monate. Beim Xeon-MP gibt es ebenfalls eine Planänderung: 2007 soll hier nun die Caneland-Plattform den bisherigen Flaschenhals FSB ausmerzen.
Der nächste, unter dem Codenamen Montecito entwickelte Itanium-Prozessor verzögert sich um einige Monate und soll nun erst Mitte 2006 erscheinen — ursprünglich war die nächste Generation der Highend-Server-Prozessorbaureihe für Anfang nächsten Jahres erwartet worden. Auch bei den x86-Server-Prozessoren Xeon in der MP-Variante für Multiprozessorsysteme hat Intel noch mal an den langfristigen Plänen geschraubt und will 2007 mit der Caneland-Plattform den Front Side Bus (FSB) durch eine neue Verbindung ablösen, die besser skaliert.
Im Montecito soll wohl auch die Foxton-Technik fehlen, mit der sich der Prozessor bei ausreichender Kühlung kurzzeitig selbst übertakten kann — dadurch reduziert sich auch die Taktfrequenz des schnellsten Modells von 2,0 auf 1,6 GHz. Der FSB soll zudem maximal mit 533 MHz und nicht mit den erwarteten 667 MHz arbeiten. Intel hofft jedoch weiterhin, dass der Montecito ungefähr doppel so viel Leistung im Vergleich zum aktuellen Itanium erreicht. Zum genauen Vorstellungstermin der nächsten Itanium-Generation macht Intel keine Angaben, die Partner will das Unternehmen bis dahin jedoch weiterhin mit Mustern beliefern.
Damit verzögert sich der Montecito gar schon zum zweiten Mal drastisch, eine ältere Planung hatte eine Einführung Mitte 2005 anvisiert, nachdem die groben Planungen ihn zuvor sogar für 2004 vorsahen. Die Verzögerung betrifft auch die Montecito-Nachfolger Montvale, der jetzt erst 2007 erscheinen soll, und dessen Nachfolger Tukwila, der nunmehr für 2008 auf der Roadmap steht.
Erst vor kurzem hatte Intel für 2006 noch die Einführung von insgesamt zehn neuen Itanium-Modellen geplant. Die meisten davon sollen auf Montecito basieren, zwei CPU-Kerne enthalten und teilweise bis zu 24 MByte L3-Cache mitbringen.
Intel möchte mit dem Montecito vor allem mit IBMs Power5/Power5+, aber auch mit dem SPARC+ konkurrieren. Diese Server-Prozessoren bieten schon seit Jahren mehrere Kerne, Multi-Threading und ausgefeilte Partitionierungsfunktionen. Mit Dual-Cores, HT und VT, aber auch mit verbesserten RAS-Eigenschaften will Intel den etablierten Server-Firmen Marktanteile abnehmen. IBM selbst zieht sich aus dem Itanium-Markt immer weiter zurück. HP, ursprünglich Mitentwickler des Itanium, steht zusammen mit der vor kurzem gegründeten Itanium Solution Alliance jedoch weiter hinter dem Itanium.
Beim auf der x86-Architektur aufbauenden Xeon-MP für Multiprozessorsysteme (vier oder mehr CPUs) fiel die Reidland-Plattform mit dem Whitefield-Prozessor nun aus den Planungen heraus und wurde durch die Caneland-Plattform mit der Tigerton-CPU ersetzt. Diese soll 2007 erscheinen und keinen gemeinsamen Front Side Bus (FSB) zur Verbindung von Chipsatz und Prozessoren mehr benutzen, sondern eine dedizierte Verbindung. Der Zugriff auf den Speicher über den gemeinsam genutzten FSB gilt hier bisher als ein Flaschenhals. AMD als größter Konkurrent setzt mit dem Opteron auf Hyper-Transport und eine NUMA-Architektur; jeder Prozessor kann hier eigenen Speicher direkt anbinden.
Ob auch die in vielen kleineren Servern und Worksations anzutreffende Xeon-DP für Zweiprozessorsysteme zur gleichen Zeit eine solch dedizierte Anbindung bekommen soll, ließ Intel offen. (thl)
