zurück zum Artikel

PCI Express: Advanced Switching für Telekommunikations-Server

Christof Windeck

Eine Erweiterung des PCI-Express-Standards soll diese schnelle Verbindungstechnik fit machen für Telekommunikations-Server und Netzwerkprozessoren.

Eine Erweiterung des PCI-Express-Standards soll diese schnelle Verbindungstechnik fit machen für Telekommunikations-Server und Netzwerkprozessoren: PCI Express Advanced Switching.

PCI-Express-Geräte kommunizieren untereinander über geschaltete Punkt-zu-Punkt-Links. Jede dieser Lanes überträgt 2,5 GBit pro Sekunde in beide Richtungen; erwartet wird eine Netto-Datenrate von 250 MByte/s pro Lane und Richtung. Bis zu 32 dieser Lanes lassen sich bündeln (aggregieren). Zu den weiteren Vorteilen im Vergleich zum heutigen PCI-(X)-Bus [1] gehören isochrone Transfers, CRC-Prüfsummenverfahren zur Sicherung der Übertragung und native Hot-Plug-Funktionen. Aus Sicht des Betriebssystems soll PCI Express kompatibel zu PCI sein, es sind also keine neuen Treiber erforderlich. Erste PCI-Express-Hardware wird im nächsten Jahr erwartet, funktionierene Serienprodukte in 2004. PCI-Express-Steckkarten mit einer Lane benötigen einen kürzeren Stecker als PCI- oder gar 64-Bit-PCI-Karten. Die Slots skalieren bis zu x32-Verbindungen, in denen sich auch alle "kürzeren" Karten einsetzen lassen.

PCI Express Advanced Switching (PCI EAS) bringt laut Intel wichtige Funktionen für Telekommunikations-Server und Netzwerk-Infrastrukturgeräte. So ließen sich beispielsweise definierte Datentransferraten für bestimmte Punkt-zu-Punkt-Verbindungen vorgeben (Quality-of-Service, QoS) oder per Multicasting Pakete an mehrere Knoten senden. PCI EAS eigne sich damit besonders für Embedded Distributed Computing, wie es beispielsweise in Routern mit mehreren Netzwerkprozessoren [2] zum Einsatz kommt. Bei der Definition von PCI EAS kooperiert Intel mit dem StarFabric [3]-Konsortium und Herstellern wie PLXTech [4], Sandcraft [5], StarGen [6] oder Xilinx [7].

Für das von Intel zunächst als Third Generation I/O (3GIO [8]) und dann unter dem Namen Arapahoe [9] entwickelte PCI-Express-Verfahren liegt seit Mitte des Jahres [10] die erste Spezifikation der Peripheral Components Interconnect Local Bus Special Interest Group (PCI-SIG [11]) vor.

Die Vielfalt der schnellen geschalteten Verbindungs- und I/O-Architekturen wird mit PCI EAS immer verwirrender. Mittlerweile arbeiten zahlreiche Industriegremien und Einzelfirmen an Standards wie:

Daneben werden auch Standards wie USB 2.0 [26], SerialATA [27], Serial ATA II [28] oder FireWire (IEEE 1394 [29]) und IEEE 1394b [30] ständig weiterentwickelt.

Außerdem setzen Chipsatzdesigner zahlreiche proprietäre Link-Techniken zur Verknüpfung von Chipsatz-Komponenten ein:

In einem PDF-Dokument [39] beschreibt Intel die Vorteile von PCI Express Advanced Switching im Vergleich zu HyperTransport und (Serial) Rapid I/O. Darin hebt Intel die Kombination von Vorteilen von PCI EAS hervor: Hohe maximale Datentransferrate, Skalierbarkeit, Software-Kompatibilität zu PCI und Quality-of-Service-Funktionen. Außerdem geht Intel davon aus, dass bis zur Einführung von PCI EAS schon viele PCI-Express-Komponenten auf dem Markt sind und diese dadurch wesentlich günstiger sein werden als Bausteine für die weniger verbreiteten Techniken. (ciw [40])

URL dieses Artikels:
https://www.heise.de/-71015

Links in diesem Artikel:
[1] https://www.heise.de/news/Neuer-PCI-X-Standard-fuer-hohe-Datentransferraten-70455.html
[2] https://www.heise.de/news/Intel-engagiert-sich-bei-hoch-integrierten-Telekommunikations-Servern-59900.html
[3] http://www.starfabric.org/
[4] http://www.plxtech.com/
[5] http://www.sandcraft.com/
[6] http://www.stargen.com/
[7] http://www.xilinx.com/
[8] https://www.heise.de/news/IDF-Intel-will-AMDs-HyperTransport-ausstechen-41019.html
[9] https://www.heise.de/news/IDF-Arapahoe-soll-PCI-und-AGP-zu-Grabe-tragen-52521.html
[10] https://www.heise.de/news/Neue-PCI-Spezifikationen-veroeffentlicht-65880.html
[11] http://www.pcisig.org/
[12] https://www.heise.de/news/HyperTransport-Spezifikation-jetzt-oeffentlich-50196.html
[13] https://www.heise.de/news/AMDs-I-O-Technik-LDT-heisst-jetzt-HyperTransport-36825.html
[14] https://www.heise.de/news/HyperTransport-2-mit-mindestens-25-GByte-s-60119.html
[15] https://www.heise.de/news/InfiniBand-Adapter-fuer-Cluster-70855.html
[16] https://www.heise.de/news/Gate-Arrays-mit-vier-internen-PowerPC-Prozessoren-58524.html
[17] http://www.rapidio.org/specs
[18] http://www.fibrechannel.org/OVERVIEW/hardware.html
[19] http://www.t11.org/index.htm
[20] https://www.heise.de/news/iSCSI-Standard-komplett-60292.html
[21] https://www.heise.de/news/Sun-stellt-neue-Cluster-Technik-vor-70603.html
[22] http://www.dolphinics.com/
[23] http://www.myri.com/
[24] https://www.heise.de/news/Acuid-proklamiert-serielle-Busse-mit-25-GBit-s-pro-Signalpaar-65851.html
[25] http://www.inova-semiconductors.com/products/gig_data_link.htm
[26] https://www.heise.de/news/Comdex-USB-2-0-in-den-Startloechern-Update-27799.html
[27] https://www.heise.de/news/IDF-Serial-ATA-kommt-bald-wirklich-61288.html
[28] https://www.heise.de/news/Ein-erstes-Haeppchen-Serial-ATA-II-69423.html
[29] http://www.1394ta.org/
[30] https://www.heise.de/news/FireWire-vervierfacht-das-Tempo-36358.html
[31] https://www.heise.de/news/IDF-HP-stellt-McKinley-Chipsatz-zx1-vor-57944.html
[32] https://www.heise.de/news/IBM-Achtfach-Server-mit-preiswerten-DP-Xeons-59412.html
[33] https://www.heise.de/news/Neuer-Intel-Chipsatz-fuer-Laptops-32691.html
[34] https://www.heise.de/news/Intels-Herbstkollektion-fuer-Server-und-Workstations-70593.html
[35] http://www.serverworks.com/products/GCLE.html
[36] https://www.heise.de/news/Computex-Hammer-Chipsaetze-von-Ali-SiS-und-VIA-64207.html
[37] https://www.heise.de/news/VIA-kuendigt-neue-Chipsatz-Generation-an-25883.html
[38] https://www.heise.de/news/Neuer-VIA-Chipsatz-fuer-Strom-sparende-PCs-64015.html
[39] http://www.intel.com/design/network/papers/25173701.pdf
[40] mailto:ciw@ct.de

Copyright © 2002 Heise Medien