IDF: Nehalem, Westmere, Sandy Bridge

Intel-CTO Pat Gelsinger verriet eine ganze Reihe neuer Details zu den 2008 kommenden 45-Nanometer-Prozessoren der Nehalem-Generation und bestätigte mit Westmere (32 nm, 2009) und Sandy Bridge (32 nm, 2010) die bisher nur gerüchteweise bekannten, geänderten Codenamen der Nehalem-Nachfolger.

Als Gelsingers Chef Paul Otellini im April letzten Jahres das Tick-Tock-Entwicklungsmodell der Intel-Prozessorgenerationen vorstellte, bei dem alle zwei Jahre eine überarbeitete Kern-Architektur (Tock) und in den Jahren dazwischen jeweils ein Die-Shrink, also eine feinere Fertigungstechnik mit sonst nur geringen Modifikationen (Tick) erscheinen sollen, da war bereits die Rede von Nehalem. Der Nachfolger der für den 12. November versprochenen Penryn-Architektur soll wie jene in 45-Nanometer-"HKMG"-Technik gefertigt werden.

Laut Otellini im April 2006 hätte der "geschrumpfte" Nehalem-Nachfolger und erste 32-nm-Prozessor (Tick) Nehalem-C heißen sollen, 2010 wäre dann der nächste Tock-Schritt mit der Generation namens Gesher fällig gewesen. Das ist nun Schnee von gestern, statt Nehalem-C heißt es nun Westmere und statt Gesher Sandy Bridge – wer da an den für 2009 versprochenen AMD-Sandtiger denken muss, denkt das wohl nicht zufällig.

In Bezug auf Nehalem verriet Gelsinger etwas mehr Details als Otellini zuvor. Während Otellini ausdrücklich betont hatte, dass Nehalem acht Multi-Threading-taugliche Kerne auf einem Die vereine – also bis zu 16 logische Prozessoren, stellte Gelsinger klar, dass es sich bei Nehalem um ein flexibles oder modulares Desing handelt: 2, 4 oder 8 Kerne, folglich 4, 8 oder 16 Threads pro CPU seien geplant. Optional sei es auch möglich, einige Kerne und einen Grafikprozessor zu vereinen – voilà, hier ist also Intels Antwort auf AMD Fusion und ein Hinweis darauf, wie Intel die Performance der integrierten Grafik innerhalb kurzer Zeit dramatisch steigern will, denn schließlich dürfte ein integrierter Nehalem-Grafikprozessor in derselben Fertigungstechnik wie die eigentliche CPU gefertigt werden.

Zu den integrierten Speichercontrollern sagte Gelsinger nur, dass sie sowohl für Registered als auch ungepufferte DIMMs ausgelegt seien, nach Spekulationen allerdings bindet jeder physische Nehalem-Chip drei DDR3-SDRAM-Speicherkanäle an. Auch zur Performance der CSI-Interconnects, die jetzt QuickPath heißen, gab es noch keine exakten Daten. Wie die Grafik zeigt, hat jeder Multiprozessor-Nehalem vier QuickPath-Ports; die Nehalems für Zwei-Sockel-Server hingegen nur je zwei.

Nehalem soll mit SSE4.2 unter anderem spezielle Vergleichsfunktionen bringen, die sich zur schnellen Analyse von Textvariablen nutzen lassen, etwa bei der Verarbeitung von Finanzmarktdaten. Ein Rätsel ist aber die Zahl der Transistoren pro Nehalem-Chip: Otellini hatte ausdrücklich die Zahl von 731 Millionen pro Die auf dem vorgezeigten Nehalem-Wafer erwähnt, doch schon die vor der Tür stehenden Vierkerne der Penryn-Generation haben 820 Millionen Transistoren, verteilt auf zwei 107-Quadratmillimeter-Dice.

Zu Sandy Bridge, der 2010 erwarteten neuen Architektur, war so gut wie nichts Konkretes zu hören. Für Westmere, den weitgehend Nehalem-ähnlichen ersten 32-nm-Chip, versprach Gelsinger Hardware-Beschleunigung für AES-Algorithmen zur Ver- und Entschlüsselung.

Zum IDF Fall 2007 siehe auch:

• Intel packt TPMs in die Business-Chipsätze
• Xeon 5400 soll AMD Barcelona schlagen
• Separate Grafikchips und flottere integrierte Grafik
• Broadcom demonstriert Dual-Port-10GE-Chip
• Solid-State-Disks für Server
• System-on-Chip für die Unterhaltungselektronik
• USB 3.0: Mehr als zehnmal so schnell wie USB 2.0
• Otellini powert mit Penryn, 32-nm-Chips und Mobiltechnik
• SWsoft will den ersten "Trusted Virtual Machine Manager" liefern
• Ohrfeige für ACPI: Hardware steuert Energiesparfunktionen
• Switch-Bausteine für PCI Express 2.0
• Schneller Fotodetektor in Silizium-Germanium-Technik
• IDF voraus: Intels 45-Nanometer-Leistungsschau
• AMD schiebt Triple-Core ein